当前位置：文档之家 › Lab 13 版图识别

Lab 13 版图识别

  • 格式：doc
  • 大小：541.50 KB
  • 文档页数：6

Lab 13 版图识别
1. 实验目的
掌握基本单元版图
熟悉版图设计环境
学会电路图与版图间的交互识别方法

2. 实验原理
版图与电路原理图之间是相互对应的关系，从版图能提取出电路原理图，相
应地从电路原理图可以设计出对应的版图。本实验旨在练习基本单元MOS、
inverter、nand2、nor2、BJT等的版图识别能力，并在此基础上，力求使读者看
懂基本数字集成电路与数模混合集成电路的版图连接和版层结构，达到版图识别
的目的，关于版图设计方面的知识，可参阅《集成电路版图设计》（赛因特著，
清华大学出版社，2004）。

3. 实验内容
基本单元版图
inverter

图13.1a inverter版图 图13.1b inverter电路图
① 在终端窗口xterm中，输入如下命令：
cd ~/VLE_5033/Diva
按Return键，接着输入：
layoutPlus &
按Return键，启动Diva。
② 在CIW窗口中，选择File→Open，设置如下：
Library Name DIVA
Cell Name 1inv
View Name layout
点击OK，打开1inv的版图设计窗口，如图13.1a所示。
③ 在CIW窗口中，选择File→Open，设置如下：
Library Name design
Cell Name inverter
View Name layout
点击OK，打开inverter的版图设计窗口。
④ 与图13.1a对比，两版图结构完全相同，实质上并无区别，只是cmos的
宽长比不同，故而相应的接触孔个数不同。
⑤ 从design库中打开inverter的电路原理图Schematic如图13.1b所示，对
比电路图与版图之间的联系。
⑥ 在LSW窗口中，查看每一层版图（poly、metal1、ndiff、pdiff、nwell、
contact等），与所学CMOS工艺对比，理解每一层版图所对应的制造工艺。
⑦ 熟记inverter单元版图。
nand2
① 从库DIVA中，打开2nand的版图设计窗口，如图13.2a所示；从库design
中，打开nand2的版图设计窗口。
② 与图13.2a对比，两版图只是mos管的宽长比不同，故而相应的接触孔个
数不同。
③ 从design库中打开nand2的电路原理图如图13.2b所示，对比电路图与版
图之间的联系，从电路图看懂版图，相应地从版图看懂电路图。
④ 在LSW窗口中，查看每一层版图（poly、metal1、ndiff、pdiff、nwell、
contact等），与所学CMOS工艺对比，理解每一层版图所对应的制造工艺。
⑤ 了解CMOS型电路的版图互连方法。
⑥ 熟记nand2单元版图。

图13.2a nand2版图 图13.2b nand2电路图
2nor
① 从库DIVA中，打开2nor的版图设计窗口，如图13.3a所示。
图13.3a 2nor版图 图13.3b 2nor电路图
② 绘制2nor电路草图如图13.3b所示，对比电路图与版图之间的联系，从电
路图看懂版图，相应地从版图看懂电路图。
③ 在LSW窗口中，查看每一层版图（poly、metal1、ndiff、pdiff、nwell、
contact等），与所学CMOS工艺对比，理解每一层版图所对应的制造工艺。
④ 与nand2对比，掌握CMOS型电路的版图互连方法。
⑤ 熟记2nor单元版图。
BJT
① 从库DIVA中，打开npn与pnp的版图设计窗口，分别如图13.4a与13.4b
所示。
② 利用LSW窗口，找出npn与pnp的三个电极e、b和c，查看与相应版层
的对应关系，注意横向pnp管的版图结构特点。
③ 在LSW窗口中，查看每一层版图（metal1、ndiff、pdiff、buried、contact
等），与所学埋层BJT工艺对比，理解每一层版图所对应的制造工艺。
④ 熟记BJT单元版图。

a npn b pnp
图13.4 BJT版图
功能模块版图
control模块
① 从库DIVA中，打开control的版图设计窗口与电路原理图设计窗口，分
别如图13.5a、13.5b所示。
图13.5a control版图
图13.5b control电路原理图
② 对比电路图与版图，找到两者之间的联系，从电路图看懂版图，相应地从
版图看懂电路图。体会Schematic与Layout之间的关联性，了解从电路图
到版图的画法。
③ 从库design中，打开control的版图设计窗口，与图13.5a对比。
④ 将库design中的control版图实现三条线的连接： Inverter1的输出Y pin
与nand2的输入A pin、Inverter2的输出Y pin与nand2的输入B pin以及
Inverter3的输入pin与nand2的输出Y pin。
⑤ 连接时注意，不同层之间的连接必须添加实现两层互通的via。在lab9中，
有具体的连接方法可以参考。
⑥ 正确连接后，执行DRC检查，与图13.5a对比。
amplifier模块
① 从库DIVA中，打开amplifier的版图设计窗口与电路原理图设计窗口，分
别如图13.6a、13.6b所示。
13.6a amplifier版图
13.6b amplifier电路原理图
② 在版图设计窗口中，选择Verify→ Extract，选择Extract Method为flat，
点击OK，运行Extraction。
③ 在Library Manager窗口中，打开amplifier的Extracted视图，局部放大版
图中的绿色符号区域，可以看到每个模块所对应的单元版图信息，与电路
原理图13.6b对比。
④ 在Extracted视图中，选择Options→Display[e]，在Display Options窗口中，
点亮Display Controls栏的Nets按钮，点击Apply，显示版图中pin之间
的所有连线网络。
⑤ 在版图设计窗口中，利用层次化方法，找到单元版图与原理图中各元件之
间的联系。
⑥ 从步骤③、④、⑤中，体会Schematic与Layout之间的关联性，从电路图
看懂版图，了解从Schematic到Layout的节点连接与版图画法。

4. 附加实验
将库design中的pk44chip从版图提取电路图。
5. 预习要求
复习lab7的实验原理部分，熟悉版图设计环境。
6. 实验报告
① 以nand2为例，分析版图与电路图的对应关系。
② 识记常用单元版图。

合集下载

06 第四讲 版图绘制及Virtuoso_工具软件

06 第四讲 版图绘制及Virtuoso_工具软件


2018/12/18
共41页
27
PDK 中的常用元器件版图
NMOS: (poly)&(active)&(nplus)&(psub) PMOS: (poly)&(active)&(pplus)&(nwell)
2018/12/18
共41页
28
电容：
• 这是一个28um×28um的 电容，电容值为566fF。 • 跟边上的MOS管比较起来， 可见电容在layout中占用 面积比率比较大。 • 电容的计算方式跟平板电 容计算方式一样 （C=εS/4πkd ）。
2018/12/18 共41页 37
版图中的Layout单元消失了
A cellview often contains instances of cells from other design libraries. If you open a cellview that contains instances of cells from a library that the layout editor cannot find, the following happens: When you try to open the cellview, you see a warning dialog box listing cells that the layout editor cannot find When you close the dialog box, the cellview opens, but each area containing a missing cell displays a flashing box with an X
版图绘制及Virtuoso工具软件

版图绘制及Virtuoso工具软件


工艺流程
Design Rule
Virtuoso软件
PDK简介
版图设计
GDS文件操作
17/ 103
版图设计规则简介
工艺流程
Design Rule
Virtuoso软件
PDK简介
版图设计
GDS文件操作
18/ 103
版图设计规则简介(续)
工艺流程
Design Rule
Virtuoso软件
PDK简介
版图设计
GDS文件操作
19/ 103
PMOS电流源负载差分对
工艺流程
Design Rule
Virtuoso软件
PDK简介
版图设计
GDS文件操作
20/ 103
Virtuoso软件的 简介及使用
工艺流程
Design Rule
Virtuoso软件
PDK简介
版图设计
GDS文件操作
21/ 103
创建一个新库
File->New->Library
工艺流程
Design Rule
Virtuoso软件
PDK简介
版图设计
GDS文件操作
22/ 103
创建Layout Cellview
File->New->Cellview
指定Cellview编辑模式
工艺流程
Design Rule
Virtuoso软件
PDK简介
版图设计
GDS文件操作
23/ 103
Layout Editor Window
工艺流程
Design Rule
Virtuoso软件
PDK简介
版图设计
L-Edit绘制版图

L-Edit绘制版图

2019/6/16
画版图的步骤
1. 进入L-Edit 2. 建立新文件 3. 环境设定 4. 编辑元件 5. 绘制多种图层形状 6.设计规则检查（DRC） 取
2019/6/16
用L-Edit画PMOS版图的步骤
L-Edit的使用方法
L-Edit是Tanner Tools Pro工具软件中的一 个软件包，可以在同一窗口中进行版图设计、 设计规则检查、网表提取、标准单元自动布局 与连线等工作。配合在S-Edit中建立的相应电 路，可以在Tanner Tools Pro提供的另一个工 具LVS完成布局与电路的比对。在此将介绍LEdit的使用与版图设计及网表提取。
图3.35 L-Edit 的标题栏
（1）打开L-Edit程序：L-Edit会自动将工作文 件命名为Layout1.tdb并显示在窗口的标题栏上， 如图3.35所示。
（2）另存为新文件：选择执行File/Save As子 命令，打开“另存为”对话框，在“保存在” 下拉列表框中选择存贮目录，在“文件名”文 本框中输入新文件名称，如Ex1。
2019/6/16
1.L-Edit的窗口介绍
图3.1为L-Edit的窗口，包括标题栏、工具栏、 位置显示区、鼠标功能说明、状态栏、绘图区 等项目。还有层的定义区，用以定义现在要进 行绘制和编辑的层。
2019/6/16
工具栏 位置显示区
层定义区
标题栏
鼠标功能说 明
状态栏
2019/6/16
图3.1 L-Edit窗口
绘图区
2．应用参数设置 执行Setup /Application子命令进入应用设置对
话框，如图3.5所示，包括热键和鼠标作用的 某些设定。 （1）配置文件设置栏 “Workgroup”填充框用来指定设计组应用配 置文件的路径和名称。“User”填充框用来指 定设计者应用配置文件的路径和名称。
Lab 7 MOS管版图设计

Lab 7 MOS管版图设计

Lab 7 MOS管版图设计1.实验目的1.1 掌握MOS管版图设计规则1.2 熟悉LSW设计环境1.3 学会MOS管版图设计方法2.实验原理MOS管单元版图设计是整个版图设计的基础。

根据工艺文件提供的版图设计规则，可以以几何绘图的方式完成版图设计。

在具体设计版图之前，首先是准备工作：在library manager中建立nmos版图视图，打开virtuoso layout editing 窗口与LSW窗口，熟悉两窗口中菜单命令，建立工艺库所需的版图层次及其显示属性，设置版图设计环境下的盲键等。

以上工作在lab6中已经完成设置，下面以给定的设计规则为依据，进行nmos等单元版图设计。

2实验内容3.1设计nmos版图（版图如图7.1所示）图7.1 nmos版图图7.2 pmos版图3.1.1nmos设计规则①ndiff过覆盖contact 0.9u②最小contact宽度0.6u③contact间距0.6u④contact与栅间距0.6u⑤poly超出ndiff 0.6u⑥metal过覆盖contact 0.4u⑦width为3.6u⑧length为0.6u注意：⑦与⑧所限定的器件尺寸不属于设计规则，在此列出仅为设计方便。

3.1.2创建nmos视图①在CIW中，选择File→Open，参数设置如下：Library Name designCell Name nmosView Name layout点击OK，打开design的空白窗口，以下编辑将实现nmos版图结构如图所示。

②在LSW窗口中，选择poly drawing作为当前编辑层。

③选择Create→Path或按盲键[p]，来绘制多晶硅栅体。

④在design窗口中，点击LMB，从坐标原点x＝0、y＝0到x＝0、y＝4.8连线poly，之后双击LMB或按Return（Enter）键，完成栅体绘制。

⑤在LSW窗口中，选择ndiff drawing层为当前编辑层，选择Create→Rectangle或按盲键[r]，用以绘制扩散区。