当前位置：文档之家 › ASIC课程-基于Cadence实现的SRAM Structure设计与仿真

ASIC课程-基于Cadence实现的SRAM Structure设计与仿真

  • 格式：pdf
  • 大小：864.39 KB
  • 文档页数：15

中北大学

微电子科学与工程

ASIC设计实践设计报告书

设 计 题 目： SRAMStructure的设计与仿真

班 级： xxx

姓 名： xxx

学 号： xxx 2016年 5 月 21 日

目 录

目录

SRAMStructure设计与仿真实验报告书 ................................................ 1

一. 实验目的 ..................................................................................................... 1

二. 实验内容及原理 ......................................................................................... 1

1. 实验内容 ................................................................................................................. 1

2. 实验原理 ................................................................................................................. 1

三. 实验步骤及实验结果 ................................................................................. 1

1. 前仿真Spice网表文件 .......................................................................................... 1

2. 前仿真波形 ............................................................................................................. 4

3. SRAMStructure版图绘制（virtuso） ................................................................... 5

4. 版图的gds文件 ...................................................................................................... 5

5. DRC验证无错截图 ................................................................................................ 6

6. LVS报告 ................................................................................................................. 7

7. LPE得到的PRENET.DAT文件 ............................................................................ 9

8. Post Layout Simulation的spice网表文件 .......................................................... 10

9. 后仿波形 ............................................................................................................... 11

四. 设计心得与体会 ....................................................................................... 12

五. 结束语 ....................................................................................................... 12 参考文献 ................................................................................................. 13

微电子科学与工程ASIC设计实践报告书

1 SRAMStructure设计与仿真实验报告书

一. 实验目的

(1). 学会编写SRAMStructure的网表文件；

(2). 熟练使用Cadence IC绘制SRAMStructure的版图；

(3). 熟练使用H-Spice进行SRAMStructure的前仿真与后仿真。

二. 实验内容及原理

1. 实验内容 (1). SRAMStructure的前仿真网表文件编写

(2). SRAMStructure的电路前仿真

(3). 绘制SRAMStructure的版图

(4). 对版图做DRC验证（Diva）

(5). 对版图和原理图做LVS验证（Dracula）

(6). 做LPE参数与提取（Dracula）

(7). Post Layout Simulation（后仿真） 2. 实验原理 (1). DRC:对 IC 版图做几何空间检查，以确保线路能够被特定加工工艺实现。（Design Rules Check）

(2). ERC:检查电源、地的短路，悬空器件和节点等电气特性。(Electrinic Rules Check)

(3). LVS:将版图与电路原理图做对比，以检查电路的连接，与MOS的长宽值是否匹配。(Layout Versus Schematic)

(4). LPE:从版图数据库提取电气参数（如MOS的W、L值BJT、二极管的面积，周长，结点寄生电容等）并以Hspice 网表方式表示电路。(Layout Parasitic Extraction)

三. 实验步骤及实验结果

1. 前仿真Spice网表文件 *XDEC

**************************************LIBRARY***********************************.INCLUDE "hua05.sp"

微电子科学与工程ASIC设计实践报告书

2 .GLOBAL VDD GND

**************************************TRICELL************************************

.SUBCKT TRICELL XADR EN OUTA OUTB

*MOS drain ploy source base TYPE W L

M1 ENB EN VDD VDD PMOS W=12U L=0.6U

M2 ENB EN GND GND NMOS W=4U L=0.6U

M3 1 XADR VDD VDD PMOS W=6U L=0.6U

M4 T1 ENB 1 VDD PMOS W=6U L=0.6U

M5 T1 EN 2 GND NMOS W=4U L=0.6U

M6 2 XADR GND GND NMOS W=4U L=0.6U

M7 OUTA T1 VDD VDD PMOS W=12U L=0.6U

M8 OUTA T1 GND GND NMOS W=6U L=0.6U

M9 T11 T1 VDD VDD PMOS W=12U L=0.6U

M10 T11 T1 GND GND NMOS W=4U L=0.6U

M11 OUTB T11 VDD VDD PMOS W=12U L=0.6U

M12 OUTB T11 GND GND NMOS W=4U L=0.6U

.ENDS TRICELL

************************************AND2**************************************

.SUBCKT AND2 A B OUT

*MOS drain ploy source base TYPE W L

M1 Y1 A VDD VDD PMOS W=10u L=0.6U

M2 Y1 B VDD VDD PMOS W=10u L=0.6U

M3 Y1 B N1 GND NMOS W=5u L=0.6U

M4 N1 A GND GND NMOS W=5u L=0.6U

M5 OUT Y1 VDD VDD PMOS W=10U L=0.6U

M6 OUT Y1 GND GND NMOS W=5U L=0.6U

.ENDS AND2

**************************************DFF**************************************

.SUBCKT DFF D CLK Q

微电子科学与工程ASIC设计实践报告书

3 *MOS drain ploy source base TYPE W L

M1 NCLK CLK VDD VDD PMOS W=5u L=0.6U

M2 NCLK CLK GND GND NMOS W=5u L=0.6U

M3 D CLK D1 VDD PMOS W=10u L=0.6U

M4 D NCLK D1 GND NMOS W=10u L=0.6U

M5 D1 D11 VDD VDD PMOS W=2u L=1u

M6 D1 D11 GND GND NMOS W=2u L=2u

M7 D11 D1 VDD VDD PMOS W=30u L=0.6U

M8 D11 D1 GND GND NMOS W=15u L=0.6U

M9 D11 NCLK D111 VDD PMOS W=15u L=0.6U

M10 D11 CLK D111 GND NMOS W=15u L=0.6U

M11 D111 Q VDD VDD PMOS W=2u L=1u

M12 D111 Q GND GND NMOS W=2u L=2u

M13 Q D111 VDD VDD PMOS W=80u L=0.6U

M14 Q D111 GND GND NMOS W=50u L=0.6U

.ENDS DFF

**************************************SRAMSTRUCTURE********************************

合集下载

8位移位寄存器的电路设计与版图实现要点

8位移位寄存器的电路设计与版图实现要点

8位移位寄存器的电路设计与版图实现要点

8位移位寄存器的电路设计与版图实现

摘要

电⼦设计⾃动化，缩写为EDA，主要是以计算机为主要⼯具，⽽Tanner EDA则是⼀种在计算机windows平台上完成集成电路

设计的⼀种软件，基本包括S-Edit，T-Spice，W-Edit，L-Edit与LVS等⼦软件，其S-Edit以及L-Edit为常⽤软件，前者主要实

现电路设计，后者主要针对的是已知电路的版图绘制，⽽T-Spice主要可实现电路图及版图的仿真，可以⽤Tanner EDA实现

电路的设计布局以及版图实现等⼀系列完整过程。本⽂⽤Tanner EDA⼯具主要设计的是8位移位寄存器，移位寄存器主要是

⽤来实现数据的并⾏和串⾏之间的转换以及对数据进⾏运算或专业处理的⼯具，主要结构构成是触发器，触发器是具有储存功

能的，可以⽤来储存多进制代码，⼀般N 位寄存器就是由N个触发器构成，移位寄存器⼯作原理主要是数据在其脉冲的作⽤下

实现左移或者右移的效果，输⼊输出的⽅式表现为串⾏及并⾏⾃由组合，本设计就是在Tanner EDA的软件平台上进⾏对8位

移位寄存器的电路设计仿真，再根据电路图在专门的L-Edit 平台上完成此电路的版图实现，直⾄完成的结果和预期结果保持⼀

致。

关键词：Tanner EDA；L-Edit；移位寄存器，S-Edit

8 bits shift register circuit design and layout

Abstract

Electronic design automation,referred to as EDA,it is based on computers as the main tool,and Tanner EDA is a kind of

software that complete the integrated circuit design on Windows platforms.Its Sub-Softwares include S-Edit，T-Spice，W-

数字集成电路设计与实现

数字集成电路设计与实现

数字集成电路设计与实现

1.绪论

2.基本流程

代码编写

功能验证

逻辑综合

静态时序分析

物理综合

3.设计技术

RTL代码

数据通道设计

状态机设计

系统设计

4.验证技术

测试平台

5.逻辑综合技术

标准单元库

设计约束

6.物理综合技术

第1章 绪论

数字集成电路的特点

数字电路通常是由简单的单元电路构成的规模庞大的系统，体现了“简单性”与“复杂性”的对立统一。基本的数字单元电路，如各种逻辑门电路和触发器、锁存器等，其电路结构比较简单，且实现的逻辑功能与其中晶体管尺寸无关。数字电路的性能指标相对较少，主要包括速度、功耗、面积三个方面，设计思路比较简单。但是，一个数字电路系统通常是非常复杂的，可能包含数百万个基本逻辑单元，其逻辑功能也需要有其它领域的知识才能理解。具有存储功能的数字逻辑单元，其输入信号和控制信号需要满足一定的时序关系才能正确实现逻辑功能。在达到一定规模后，各个单元电路的时序要求很难同时满足。制造工艺的进步，对数字电路性能提高作用显著。同样的设计，用特征尺寸更小的工艺实现，各方面都性能会有很大提高。因此，数字电路设计需要有较好的可移植性或重用性，以适应制造工艺的发展。数字电路的这些特点，决定了其设计技术的发展方向。

现代数字电路设计方法

在早期的集成电路设计中，数字电路与模拟电路的设计方法没有什么区别，都是全定制设计。全定制设计是一种晶体管级的设计，任何电路都要描述为由晶体管构成的电路网络。由于晶体管与版图之间具有明确的对应关系，这种设计方法的实现步骤相对较少，对EDA工具的依赖程度相对较低。在全定制设计问题中，设计者可以任意确定每个单元电路的结构和其中晶体管的尺寸，理论上讲，能够实现最优化的电路性能。由于具有较高的灵活性和设计自由度，全定制设计至今仍是模拟电路和规模较小的混合信号电路的设计方法。但是，对于规模庞大的数字电路来说，这种设计方法不仅设计工作量大，而且对电路的时序关系验证也十分困难，对于规模达到百万、千万晶体管的电路，完全采用全定制设计是不现实的。

cadence functional 用法

cadence functional 用法

cadence functional 用法

CADENCE FUNCTIONAL用法

CADENCE FUNCTIONAL是电子设计自动化(EDA)领域的一种流行的工具，它被广泛用于芯片设计和验证过程中。CADENCE FUNCTIONAL提供了一整套的工具和方法，可以帮助工程师们在设计过程中更加高效地进行功能验证。本文将以中括号为主题，对CADENCE FUNCTIONAL的用法进行详细解析，并一步一步地回答相关问题。

1. [什么是CADENCE FUNCTIONAL？]

CADENCE FUNCTIONAL是一个EDA工具，它的用途是对芯片设计进行功能验证。功能验证是芯片设计过程中至关重要的一步，它可以帮助工程师们确保设计的准确性和功能的正确性。CADENCE FUNCTIONAL提供了一系列功能验证工具，包括仿真、验证环境构建、调试和分析等，可以帮助工程师们在验证过程中更加高效地发现和解决问题。

2. [CADENCE FUNCTIONAL的主要特点有哪些？]

CADENCE FUNCTIONAL具有许多强大的特点，使它成为众多工程师青睐的功能验证工具。以下是CADENCE FUNCTIONAL的主要特点：

- 强大的仿真能力：CADENCE FUNCTIONAL可以模拟复杂的电路和系统，并提供准确的仿真结果。它支持多种仿真器，并提供了丰富的仿真选项和控制参数，可以满足不同工程需求。

- 灵活的验证环境构建：CADENCE FUNCTIONAL提供了丰富的验证环境构建工具和库，可以快速搭建复杂的验证环境。工程师们可以使用Verilog、SystemVerilog、VHDL等硬件描述语言(HDL)来描述验证环境，并结合CADENCE FUNCTIONAL提供的验证库和工具进行构建和调试。

- 高效的调试和分析能力：CADENCE FUNCTIONAL通过提供强大的调试和分析工具，帮助工程师们迅速定位和解决问题。它支持波形查看器、变量跟踪和断点设置等功能，可以帮助工程师们深入分析仿真结果，并找出设计中的缺陷。

【精品】(7-4)汉明码课程设计要点

【精品】(7-4)汉明码课程设计要点

(7-4)汉明码课程设计要点 资料内容仅供您学习参考，如有不当之处，请联系改正或者删除

资料内容仅供您学习参考，如有不当之处，请联系改正或者删除2 【摘要】本文主要介绍利用ALTERA公司的Quartus II软件实现（7，4）汉明码的编码和译码的设计，设计共分为三个模块：m序列产生与分组模块、编码模块、译码模块，实现m序列的分组输出。在QuartusII编辑环境下用VHDL文本输入的输入方法编制程序，经编译正确后进行波形仿真，调试，从而验证设计的正确性。

关键字:汉明码，编码，译码，VHDL

【Abstract】This article propose a method for Hamming

encoder and Hamming decoder which is based on the VHDL

language. It introduces the theory of Hamming encoder and

Hamming decoder and the source program based on VHDL, and

the way simulated and checked through QuartusII.Throughout

the whole design is totally divided into three modules: the

m sequence generated and the Packet Module,the encoding

module,the decoding Module.

Keywords: Hamming, coder,encoder, decoder ,VHDL

资料内容仅供您学习参考，如有不当之处，请联系改正或者删除

资料内容仅供您学习参考，如有不当之处，请联系改正或者删除3 目录

第1章 问题的提出及方案论证 ...................................................................................................... 4