晶圆级可靠性测试成为器件和工艺开发的关键步骤
- 格式：pdf
- 大小：220.15 KB
- 文档页数：4
封装与测试Ｐａｃｋａｇｉｎｇ＆Ｔｅｓｔｉｎｇ
晶圆级可靠性测试
成为器件和工艺开发的关键步骤
随 着成电路技术的持续发展，芯片上将集更多器件， 芯片也将采用更快
的时钟速度。在这些要求的推进下， 器件的几何尺寸将不断缩减，并要求 在芯片的制造工艺中并不断采用新材 料和新技术。这些改进对于单个器件 的寿命来说影响非常大，可能造成局 部区域的脆性增加、功率密度提高、 器件的复杂性增加以及引入新的失效 机制。从前制造器件寿命达１００年的 工艺在缩减尺寸之后制造的器件可能 寿命不到１０年——这些对于那些设 计寿命为１０年左右的产品来说无疑 是个不利的消息。同时较小的容错空 间意味着寿命问题必须在设计的一开 始就给予考虑，并且在器件的开发和 制造过程中一直进行监控，这个过程 需要持续到最终产品完成。时至今 日，器件寿命上一个很小的变化可能 带来整个产品的彻底失败。 尽管大部分可靠性测试都是在器 件封装级别上完成的，但许多ＩＣ制造 商现在正在向晶圆级测试（ｗＬＴ）转 移。这种转移—般出于多方面考虑，包 括将来把可靠ｌ生测试融／ ０晶圆的制造 流程中。同已封装好的失效器件相比， 晶圆级可靠ｌ生（ｗＬＲ）测试也节省了大 量的时间、产能、金钱以及材料的损耗。 其返工时间较短，可以直接从生产线中 将失效的晶圆抽出并测试，而不需要先 将这部分器件封装之后再测试，封装并 测试的流程需要花上两周的时间。由于 大部分测试流程相似，保证了可靠ｌ生测 试向ｗＬＴ转移的简易ｌ生。 在半导体器件中，应力检测是衡
图１ 在典型的半导体器件可靠性曲线 上，应力测量的结果主要集中在 失效率浴缸曲线的右侧，也就是 与其相关的失效机制与器件初用 期和制造期无关。
图２ 图中所示为从热载流子注入（ＨＣＩ） 测试得到的数据外推得到器件寿 命的例子。实测数据位于曲线的 右下部分，这部分数据是在高应 力条件下测得的。从实测数据拟 合一条直线外推到正常工作条件 下，预测出曲线左上方器件的实 际寿命。 Ｄａｖｅ Ｒｕｂｉｎ和Ｙｕｅｇａｎｇ Ｚｈａｏ Ｋｅｉｔｈｌｅｙ ｌｎｓｔｒｕｍｅｎｔｓ Ｉｎｃ．
圜 随着器件尺寸的持续减小，以及在 器件的制造中不断使用新材料，对 晶圆级可靠性测试的要求越来越 高。在器件研发过程中这些发展也 对可靠性测试和建模也提出了新的 要求。为了满足这些挑战需要开发 更快 更敏感 更具灵活性的可靠 性测试工具。 量器件运行寿命和损耗失效的常用方 法。该测试关注的失效机制位于图１ 所示典型失效率浴缸曲线的右侧；这 就是说，并不关注与器件初用期或制 造期相关的失效。 通过应力检测可以方便地做出曲 线，并外推来预测器件的运行寿命。 由于器件的寿命通常都是用年来度量 的，因为需要采用一些手段来加速测 试。最有效的方法是让器件处于应力 过载状态，然后测量可以衡量性能降 低的关键参数，将测得的参数外推得 到器件的寿命。在图２中，曲线的右 下部分（实测数据）就是在高应力状 态下测得的。通过实测数据可以进行 线性外推用于预测正常工作条件下器 件的寿命（曲线的左上部）。 一般的ＷＬＲ测试均使用应力测 试技术，其中包括热载流子注入 （ＨＣＩ）或沟道热载流子、负偏压温度
Ⅵｎｖｗ．ｓｉｃｈｉｎａｍａｇ．ｃ
ｏｍ 维普资讯 http://www.cqvip.com 开发和工艺控制中运用得非常普遍（传统ＨＣＩ和ＮＢＴＩ 试的介绍请参见附文）。 新的尺寸缩减和新材料的使用要求对这些完备的测试 法进行修改，并且升级测试工具以适应新技术。下面给出１ 个例子，一个是如何克服ＰＭＯＳ器件中与ＮＢＴＩ测试相关Ｉ 挑战，另一个是在使用高ｋ栅极材料的晶体管中，如何克Ｊ 与电荷俘获现象相关的挑战。 ＮＢＴＩ测试中的退化缓和 ＮＢＴＩ测试的特别之处在于其性能退化在去掉应力： 载之后还可以恢复（图３）。当栅极电压（Ｖｇ）引入的应， 卸载之后，漏极电流（Ｉｄ）和阈值电压（Ｖｔ）的退化会 渐恢复并最终返回到起始的情况。恢复的速度对温度的１ 赖程度很高。在室温下完全恢复的情况也见诸报道。当１ 复之后如果再次在栅极引入应力，性能退化将按照上次ｊ 化的曲线发展。但在较高温度时，将有一部分退化的性１ 是无法抵消的，这种情况称为退化锁定。 在并行ＮＢＴＩ测试中，当应力卸载后Ｉｄ退化恢复过； 的测量是一个极大的挑战。传统的测试方法需要花很长的Ｉ 间来测试ＨＣＩ退化，通常并行对器件加载应力，之后将应， 源断开，对器件进行顺序测量（图４）。这种方法有两个问题 首先，从断开应力源到开始测量需要一段时间，而在这段Ｉ 间内一旦应力源消失退化的恢复实际已经开始了；其次，Ｉ 于顺序测量器件，其测量时间也不同，那么退化恢复的程Ｊ 也有差异。对于最后一个测量的器件来说，测量时其退化； 度可能是第一个被测器件的一小部分。这些缺点要求采用 应力转换的开关、可以完成多器件并行测量的测试方法。： 外还要求可以通过几点测试数据估测Ｖｔ的退化隋况，而， 是像传统方法那样必须使用整条ＩｄｏＶｇ曲线来测量Ⅵ退 ＮＢＴＩ测试中，退化恢复的另一个常见问题同晶体 工作时是否能达到频繁的开关状态有关。因为只有在晶１ 管关断的条件下，ＮＢＴＩ退化才能开始恢复。因此，如果１ 用传统的ＤＣ应力和退化手段，如果晶体管一直处于开 将不会有恢复现象出现，这样将会导致低估晶体管的寿命 一种解决这些动态恢复问题的方法是采用脉冲应力】 代传统的ＤＣ应力。使用这一技术，晶体管受到脉冲应 其工作状态在开态和关态之间交替转换。这样Ｖｔ的退， 就成为脉冲频率的函数。这种测试可以提供不同应用下 件恢复性能的重要信息。例如，开关频率与晶体管在不Ｉ 功能电路的使用频率不同。ＮＢＴＩ退化与频率的对应关 可以揭示出部分电路在测试前失效的情况。
Ⅵ，、ｖｗ．ｓｉｃｈｉｎａｍａｇ．ｃｏｒｎ
维普资讯 http://www.cqvip.com 封装与测试Ｐａｃｋａｇｉｎｇ＆Ｔｅｓｔｉｎｇ
高ｋ栅极介电材料的电荷俘获 尽管在最先进的工艺中采用高ｋ 材料有助于解决超薄栅介质层的漏电 问题，但天下没有免费的午餐。随之 而来的是很多个必须解决的技术难 题。其中之一就是暂态电荷俘获问 题。当栅极处于偏压状态下，会发生
圈３．负偏压沮度不稳定性（ＮＢＴＩ）测试 中，当橱极电压（Ｖｇ）加载关断时，漏极 电流（Ｉｄ）和阈值电压（Ｖｔ）的退化都可 以恢复并返回到初始值。这种恢复与沮度 密切相关，在高温下，部分性能退化是不 可恢复的。
圈４．本圈所示的是在应力测量转换过程 中可能出现的器件退化恢复情况。在没有 应力的情况下，并行ＮＢＴＩ测试中Ｉｄ退化 恢复的测量相当复杂。典型的ＨＣＩ退化测 试中并行在器件上施加应力，之后切断应 力源，顾序测量器件。 ‘
圈５ 研究高ｋ橱极介电层暂态电荷俘 获现象时，两种不同的脉冲Ｉ－Ｖ测 试系统。将漏极接到某偏压下，在 橱极上加脉冲激励。由橱极脉冲 引起的Ｉｄ变化被记录在示波器 上。下圈中所示的系统带宽更高 可以捕获更快的反应。 暂态电荷俘获并导致Ｖｔ漂移。在测量 沟道载流子迁移率时，电荷俘获问题 还会引起漏极电流降低导致测得的载 流子迁移率有偏差。另外，电荷俘获 还会影响到ＨＣＩ、ＮＢＴＩ和ＴＤＤＢ测 试中器件参数退化的测量。这是由于 大部分观察到的退化现象是由薄膜中 电荷俘获引起的，７但想要观察的却 是器件参数真正的退化情况。 电荷俘获问题是暂态的；也就是 说其影响与时间的相关性很强。传统的 ＤＣ方法将不会，或很大程度上不会涉 及到这个问题。现在普遍采用脉冲激励 来研究暂态电荷俘获现象。 图５所示的是两套不同的单脉冲 电荷俘获（ＳＰＣＴ）测量系统的原理图。 在每套系统中，晶体管的漏极接一定 的偏压，在将脉冲激励加到栅极上。由 栅极脉冲引起Ｉｄ的变化被记录在示波 器上。图中两套系统的不同之处在于 带宽，图５ｂ中所示的系统带宽很高， 可以捕获很快的脉冲反应（一直到数 十纳秒）。电荷陷阱一般对如此高速的 脉冲都没有反应。因此可以测量到将 电荷俘获现象降至最低的“净”晶体 管眭能。图６所示为分别使用长脉冲宽 度（方波）和短脉冲宽度（三角波）测 量ＳＰＣＴ的结果在长脉冲宽度激励的 Ｉｄ．Ｖｇ曲线中，磁滞现象即是由电荷俘 获造成的。在短脉冲激励的ＳＰＣＴ测试 中，也可以观察到一些磁滞现象，这 是由于薄膜在较短的时间里也俘获了 一部分电荷造成的。 在较短脉冲宽度情况下，电荷俘 获现象将会大大减弱，因此测得的Ｉｄ 比ＤＣ条件下测量值要高（图７）。如 果将使用脉冲Ｉ．Ｖ曲线得到的数据带 入到模型中，计算所预测的沟道载流 子迁移率会高一些，这更能反映这类 高速开关晶体管的实际性能（即在实 际使用时，晶体管受到电荷俘获现象 的影响并不是很大）。 针对不同应用范围的晶体管，分 别表征其电荷俘获现象将会过于复杂。 因此建模工程师们如果可以在设计时不 考虑这一现象那将再好不过。如果可以 在仪器的选择和测试系统的搭建时，避 免与ＤＣ或慢脉冲激励相联系的假象， 那么测得的结果就已经足够接近真实值 了。这样建立的模型可以用于操作条件 的设计优化。另外，随着沉积薄膜质量 和消除电荷俘获退化效应两个方面不断 取得进展，工艺工程师们也需要可以表 征和追踪眭能提高的测试手段。 除了在常规工作的晶体管中关注
圈６ 单脉冲电荷捕获（ＳＰＣＴ）测试： 使用圈５ａ所示的系统采用长脉 冲宽度激励将会产生磁滞现象， 使用圈５ｂ所示的测试系统采用 短脉冲宽度激励磁滞现象有所改 善．采用ＤＣ激励测试的结果也一 并给出作为参考。
圈７ 采用脉冲和ＤＣ激励测量Ｖｇ－Ｉｄ曲 线的比较。
圈８ 量新晶圜级可靠性测试趋势。 ｖ ，ｗ．ｓｉｃｈｉｎａｍａｇ．ｃｏｒｎ
维普资讯 http://www.cqvip.com 封装与测试Ｐａｃｋａｇｉｎｇ＆Ｔｅｓｔｉｎｇ
电荷俘获现象外，还可以有意在栅极 中引入应力造成电荷注入。这种现象 被称为电荷抽取。这样做的目的是双 重的：首先，这样可以控制注入电荷的 数量；其次，可以确定界面的损坏是否 是应力造成的，以及这些界面处的损 坏如何影响介电层的电荷俘获行为。 当施加应力之后，可以用电荷抽取电 流发现界面处是否有损坏。 可靠性测试仪器的发展趋势 就像前文所指出的那样，可靠性 测试需要与新器件的设计和新材料的 使用密切关联。尽管ＨＣＩ测试仍然是 可靠性测试中非常重要的一环，但工 程师们越来越关注于ＰＭＯＳ的ＮＢＴＩ 测试；高ｋ栅极晶体管的电荷俘获现 象；以及ＮＢＴＩ、ＴＤＤＢ和ＨＣＩ的叠 加效应，例如ＮＢ．兀增强的热载流子和 ＴＤＤＢ增强的ＮＢＴＩ等。为了面对这 些新挑战，测试方法已经从ＤＣ应力激 励和ＤＣ、脉冲应力同时作用转向性能 退化中的松弛现象研究。更进一步，当 前的测试仪器包含有更全面的参数用 以表征器件性能，其中包括ＤＣ Ｉ－Ｖ、 Ｃ．Ｖ、电荷抽取和电荷俘获（图８）。 这些不断改进的测试要求推动工 程师们不断寻找合适的测试工具，这 样才能满足高效开发器件和工艺的要 求。理想的测试工具需要足够敏感，可 以捕获所有由应力引起的性能退化的 细节，也要具有足够的灵活性，可以适 用于例如应力Ｃ－Ｖ测试、电荷抽取等 非传统的ｗＬＲ测试。还要求测试工具 具有良好的可扩展性，这样在每次采 用新的测试方案时不需要再购进一套 新测试系统。最后，测试工具还要易于 使用，这样工程师们可以将宝贵的精 力放在数据分析而不是仪器的操作上。 为了满足上述要求，一套现代可 靠性测试系统应该具有以下特征： ◆可以满足加速测试，并不用在 精度和外推器件寿命应用上过于折中 的硬件和软件系统 ◆带有热卡盘的半自动或全自动探针 ◆低漏电的操纵装置或平行探针卡 ◆控制仪器、探针、卡盘的驱动 设备，可以进行测试初始化、展开测 试和管理数据 ◆可以在不同使用者的测试条 件、新材料和不同失效机制间转换的 灵活性 ◆可以方便提取最终器件寿命并 在短期加速测试中预测器件寿命的软 件系统 不断提高的测试规模和新材料的 应用使得ＷＬＲ测试比以往更为困 难。这些也促进了可靠性测试和建模 向上游工艺的发展——这一点在工艺 的研发领域体现得更为显著。仪器制 造商正致力于使测试工具更快、更敏 感、具有更高的灵活性来满足降低测 试成本缩短上市时间的要求。
