晶圆封装测试工序和半导体制造工艺流程0001

  • 格式:docx
  • 大小:21.39 KB
  • 文档页数:5

下载文档原格式

  / 5
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

盛年不重来,一日难再晨。及时宜自勉,岁月不待人

盛年不重来,一日难再晨。及时宜自勉,岁月不待人

A.晶圆封装测试工序

一、IC检测

1. 缺陷检查Defect Inspection

2. DR-SEM(Defect Review Scanning Electro n Microscopy)

用来检测出晶圆上是否有瑕疵,主要是微尘粒子、刮痕、残留物等问题。此外,对已印有电路图案的图案晶圆成品而言,则需要进行深次微米范围之瑕疵检测。一般来说,图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线,并将该影像交由高功能软件进行底层图案消除,以辨识并发现瑕疵。

3. CD-SEM(Critical Dime nsioi n Measureme nt)

对蚀刻后的图案作精确的尺寸检测。

二、IC封装

1. 构装(Packaging)

IC构装依使用材料可分为陶瓷(ceramic )及塑胶(plastic )两种,而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例,其步骤依序为晶片切割( die saw)、黏晶(die mount / die bond)、焊线(wire bon d)、圭寸胶(mold )、剪切/ 成形(trim / form )、印字(mark )、电镀(plating )及检验(inspection )等。

(1) 晶片切割(die saw )

晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die )切割分离。举例来说:以

0.2微米制程技术生产,每片八寸晶圆上可制作近六百颗以上的64M微量。

欲进行晶片切割,首先必须进行晶圆黏片,而后再送至晶片切割机上进行切割。切割完后之

晶粒井然有序排列于胶带上,而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。

(2) 黏晶(die mou nt / die bo nd )

黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线

架则经由传输设备送至弹匣( magazi ne )内,以送至下一制程进行焊线。

⑶焊线(wire bond )

IC构装制程(Packaging )则是利用塑胶或陶瓷包装晶粒与配线以成集成电路( Integrated Circuit ;简称IC),此制程的目的是为了制造出所生产的电路的保护层,避免电路受到机械

性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架( Pin ),称之为打线,作为与外界电路板连接之用。

⑷封胶(mold)

封胶之主要目的为防止湿气由外部侵入、以机械方式支持导线、內部产生热量之去除及提供能够手持之形体。其过程为将导线架置于框架上并预热,再将框架置于压模机上的构装模上,再以树脂充填并待硬化。

(5) 剪切/ 成形(trim / form )

剪切之目的为将导线架上构装完成之晶粒独立分开,并把不需要的连接用材料及部份凸出之树脂切除(dejunk )。成形之目的则是将外引脚压成各种预先设计好之形状,以便于装置于电路板上使用。剪切与成形主要由一部冲压机配上多套不同制程之模具,加上进料及出料机构所組成。

(6) 印字(mark)及电镀(plating )

印字乃将字体印于构装完的胶体之上,其目的在于注明商品之规格及制造者等资讯。

(7) 检验(inspection )

晶片切割之目的为将前制程加工完成之晶圆上一颗颗之检验之目的为确定构装完成之产品是否合与使用。其中项目包括诸如:外引脚之平整性、共面度、脚距、印字是否清晰及胶体是否有损伤等的外观检验。

(8) 封装

制程处理的最后一道手续,通常还包含了打线的过程。以金线连接芯片与导线架的线路,再封装绝缘的塑料或陶瓷外壳,并测试集成电路功能是否正常。

2. 测试制程(Initial Test and Final Test )

(1) 芯片测试(wafer sort )

(2) 芯片目检(die visual )

(3) 芯片粘贴测试(die attach )

(4) 压焊强度测试(lead bond strength )

(5) 稳定性烘焙(stabilization bake )

卑微如蟻蚁、坚强彳以大象

(6) 温度循环测试(temperature cycle )

⑺离心测试(constant acceleration)

(8)渗漏测试(leak test )

(9)高低温电测试

(10)高温老化(burn-in )

(11)老化后测试(post-burn-in electrical test

B.半导体制造工艺流程

NPN高频小功率晶体管制造的工艺流程为:

外延片编批 ----- 清洗水汽氧化一次光刻--------- 检查清洗------ 干氧氧化--- 硼

注入一一清洗一一UDO淀积一一清洗一一硼再扩散一一二次光刻一一检查一一单结测试一—清洗一一干氧氧化一一磷注入一一清洗一一铝下CVD清洗一一发射区再扩散一一三次

光刻一一检查一一双结测试一一清洗一一铝蒸发一一四次光刻一一检查一一氢气合金一一正向测试一一清洗一一铝上CVD检查一一五次光刻一一检查一一氮气烘焙一一检查一一中

测——中测检查——粘片——减薄——减薄后处理——检查——清洗——背面蒸发——贴膜――划片一一检查一一裂片一一外观检查一一综合检查一一入中间库。

PNP小功率晶体管制造的工艺流程为:

外延片一一编批一一擦片一一前处理一一一次氧化一一QC佥查(tox)――一次光刻一一QC

检查一一前处理一一基区CSD涂覆一一CSD预淀积一一后处理一一QC佥查(R O)――前处理――基区氧化扩散一一QC佥查(tox、R O)――二次光刻一一QC检查一一单结测试一一前处理一一POCI3预淀积一一后处理(P液)一一QC检查一一前处理一一发射区氧化一一QC检查(tox )――前处理一一发射区再扩散(R O)――前处理一一铝下CVDQC佥查(tox、R □)――前处理一一HCI氧化一一前处理一一氢气处理一一三次光刻一一QC检查一一追扩散――双结测试一一前处理一一铝蒸发一一QC佥查(tAl )――四次光刻一一QC佥查一一前处

理一一氮气合金一一氮气烘焙一一QC检查(ts )――五次光刻一一QC佥查一一大片测试一一中测——中测检查(——粘片——减薄——减薄后处理——检查——清洗——背面蒸发——贴膜一一划片一一检查一一裂片一一外观检查)一一综合检查一一入中间库。

GR平面品种(小功率三极管)工艺流程为:

编批一一擦片一一前处理一一一次氧化一一QC检查(tox )――一次光刻一一QC佥查一一前处理一一基区干氧氧化一一QC佥查(tox )――一GR光刻(不腐蚀)一一GR硼注入一一湿法去胶一一前处理一一GR基区扩散一一QC佥查(Xj、R O)――硼注入一一前处理一一基区扩散与氧化一一QC检查(Xj、tox、R□)――二次光刻一一QC检查一一单结测试一一前处理一一发射区干氧氧化一一QC检查(tox )――磷注入一一前处理一一发射区氧化和再扩散――前处理一一POCl3预淀积(R O)――后处理一一前处理一一铝下CVDQC佥查(tox )――前处理一一氮气退火一一三次光刻一一QC检查一一双结测试一一前处理一一铝蒸发一

—QC检查(tAl )――四次光刻一一QC检查一一前处理一一氮气合金一一氮气烘焙一一正向