新型短波频率合成器设计
- 格式：pdf
- 大小：80.48 KB
- 文档页数：2
电子测量技术・２００２年第一期 ４ｌ・ 新型堰波频率合成器设计 王璃兰潍坊学院 摘要文中阐述了一种新型短波频率舍成器的电路结构及工作原理。 美键词短波通信 直接数字台成锁相环 Ｔｈｅ Ｄｅｓｉｇｎ ｏｆ ａ Ｎｅｗ Ｔｙｐｅ Ｓｈｏｒｔ Ｗａｖｅ Ｆｒｅｑｕｅｎｃｙ Ｓｙｎｔｈｅｔｉｃ Ｄｅｖｉｃｅ Ｗａｎｇ Ｒｕｉｌａｎ Ａｂｓｔｒａｃｔ Ｔｈｅ Ｃｉｒｃｕｉｔ Ｓｔｒｕｃｔｕｒｅ ａｎｄ Ｐｒｉｎｃｉｐｌｅ ｏｆ ａ Ｎｅｗ ｐｅ Ｓｈｏｒｔ Ｗａｖｅ Ｆｒｅｑｕｅｎｃｙ ｓｙｎｔｈｅｔｉｅ Ｄｅｖｉｃｅ ａｒｅ ｉｎｔｒｏｄｕｃｅｄ ｉｎ ｔｈｉｓ ｐａｐｅｒ Ｋｅｙｗｏｒｄｓ ＳＷ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ ｓｙｎｔｈｅｔｉｅ Ｐｈａｓｅ—Ｌｏｃｋｅｄ Ｌｏｏｐ 短波通信作为现代通信的一个重要组成部分，随 着现代科学技术的飞速发展，通信体制正迅速向数字 化、集成化方向发展。由于在短波通信的几种常用的通 信方式中，存在两方面的问题，一方面信息包含在信号 的相位中，当射频信号通过变频后，本振源的近端相位 噪声迭加到信号上，使输出信号的信噪比恶化，过大的 相位噪声使短波通信的动态范围缩小，抗干扰能力下 降，直接影响通信质量；另一方面，由于短波通信的频 率密集，要求频率合成器的频率分辨率越来越高，频率 转换速度越来越快。短波通信中所用的频率台成器通 常含有多个锁相环，尽管具有较高的频率分辨率和较 低的相位噪声，但是其频率转换速度低、线路复杂、成 本高、可靠性差，很难适应现代通信发展的需要。近年 来，国外推出的高性能的超大规模专用单片集成ＤＤＳ （直接数字频率合成器）电路，为短波频率合成器的进 一步发展，提供了有力的技术保障。 １ 方案论证 采用直接数字合成（ＤＤＳ）技术可以产生任意波形 的信号，其基本原理是：先将要产生的波形数据存人波 形存储器，然后在参考脉冲的作用下，对输入的频率数 据进行累加，并且将累加器的输出一部分作为读取波 形存储器的地址，将读出的波形数据经Ｄ／Ａ转换为相 应的电压信号，再经过低通滤波后便得到光滑的台成 波形的信号。这种合成技术的特点是能产生任意波形， 频率分辨高，频率转换速度快，工作频带宽，能抑制相 位噪声等，但由于其最大输出频率受到器件工作速率 的限制，一般ｃ０Ｍｓ器件的ＤＤＳ最大输出频率小于 ４０ＭＨｚ。为弥补输出频率低的缺点，将直接数字合成 （ＤＤＳ）与锁相环（ＰＬＬ）相结合，可以提高频率合成器的 输出频率。这种方法是利用ＰＬＬ较大的频率间隔实现频 率粗调，而用ＤＤＳ很高的频率分辨率实现频率细调。 ＤＤＳ与ＰＬＬ相结合的频率台成方法有多种，但目 前常用的主要是锁相倍频法。锁相倍频法是把ＤＤＳ的 输出信号直接送到ＰＬＬ的鉴相器，作为ＰＬＬ的鉴相频 率，通过锁相环锁相倍频的方法把ＤＤＳ的输出频率提 高，如图１所示。 其输出频率 ＝Ｎ …该方案中ＤＤＳ的输出直接 作为ＰＬＬ的鉴相信号，这样可以通过改变ＤＤｓ的输出 频率，提高鉴相器的鉴 相频率．降低可变分频 器的分频比．从而使输 出信号的相位噪声减 少。同时由于ＤＤＳ的输 母１ 出频率分辨率高、频率转换速度快，确保了频率合成器 的最小频率间隔和频率转换时间的实现 但是由ｆ ＤＤＳ自身固有的缺点，它的相位和幅度都是量化的，存 在一定的量化误差，而且频率越低，输出信号的幅度噪 声和相位噪声越大 如果采用这种简单的锁相倍频方 法，会使频率合成器的输出频谱严重恶化，很难满足在 短波通信中作为本振信号源的要求。 为了充分发挥ＤＤＳ频率转换速度快、频率分辨率 高的优点，有机地把ＤＤＳ与ＰＬＬ结合起来，同时克Ｈ陡 锁相倍频法的缺点，采用了锁相混频法，锁相混频法是 把ＤＤＳ的输出信号，经过频率变换后送鉴相器作为 ＰＬＬ的鉴相信号，克服了锁相倍频法由于分频比偏大 而引起输出频谱严重恶化的现象。 ２ 方案设计——锁相混频法 为了实现１ 的最小频率间隔．满足频率转换时 间小于５ｍｓ，且频率合成器的输出信号具有良好的频谱 纯度，采用图２所示电路 ＤＤＳ输出信号经过频率变换后送鉴相器作为Ｐｌ Ｊｌ＿ 的鉴相信号，通过改变ＤＤＳ的输出频率，
提高鉴相器的 维普资讯 http://www.cqvip.com ４２ 新型短波频率合成器设计 围２ 鉴相频率。其工作原理是：混频器将ＤＤＳ输出的窄频段 内的频率信号搬移到频率合成器的输出频段附近，该 信号经带通滤波器（ＢＰＦ）选频滤波后，送固定分频器， 分频器输出信号作为鉴相信号迭鉴频／鉴相器ＰＤ，与 来自压控振荡器ＶＣＤ的输出，经可变分频器分频后的 信号进行鉴频／鉴相，输出误差电压经环路低通滤波器 （ＬＰＦ）平滑后去控制ＶＣＯ，使ＶＣＯ的输出频率朝环路 锁定方向变化，从而达到稳定频率，减少相位噪声的目 的。 当环路锁定时： （１厂Ｄｏｓ＋４０ＭＨｚ）／１００＝ｆｏ／Ｎ 其中 为合成器输出频率，，Ｄ。ｓ为ＤＤＳ输出频率， １００为固定分频比，Ｎ为可变分频比。 即 ＝Ⅳ・血 ：Ⅳ・ （接上期） ，一，ｆｏｏｓ＋４０ＭＨｚ １Ｏ０ Ｎ变化时，Ｖ 。的输出频率将以 的步进而变化为 保证连续频率覆盖，ＤＤＳ带宽必须大于或等于 ，结合 实际选用ＤＤＳ芯片ＡＤ９８５０，选ＤＤＳ的带宽为０ ５ＭＨｚ 左右，当Ｎ固定时，改变ＤＤＳ的输出频率可以使ｖｃｏ的 输出在 的频率间隔 内以１Ｈｚ的频率步进 变化。其中ＤＤｓ的结构 框图如图３所示： 该频率合成器的主
利用取柱功率计确定射频和傲波装●的籀性 裹３另一种设置 时 基０．２／格 触发位置 触发延迟 幅度范围 输人偏移 中心 ０ ５ １０／格 ３０ 表４触发控制 因此，用户可通过改变上述控制 对信号在显示器上位置进行控制见 表４。 这里介绍数字示渡器常用的概 念。数字示波器都有可调比较电路， 控制对象 设置／单位 说明 外部源 触发掠通道１ 通道２ 触发方式 譬 触发 内都电平ｖ 延迟 ±Ｓ 触发暂停ｓ 斜率 上升或下降 能够选择触发掠。因此，仪器可 由测量通道 之一或由外部掠进行触发。外触发墙人一般 都不显示．通常只有有限功能。 决定触发电平是由用户手动设立还是由仪器 自动设立。 允许将触发电平调到当前显示的任意处 将显示的实际触发位置延迟。允许用户将触 发事件位置有救地选择在某个任意时刻。当 真实触发事件（也许是外部信号）与显示波形 中所感兴趣的点同步但不重合时，这种控制 是有用的。 允许触发系统停止工作（暂停）一段时间 决定触发系统寻求从低到高还是从高到１医 当输＾信号超过特定电平时，比较器便改变它的状 态 仪器贮存事件发生的时间，使所有输人信号取样都 与触发瞬时相联系。触发电路始终处于工作状态。采集 系统以可达到的速率对输人信号进行数字化和贮存 如果采集系统已贮存了为显示当前显示设置的波形所 需的取样数并遇到了比较，则采集停止，取样的数据被 转移到显示器上。因此，采集系统只有很短的“不工作” 时问，在重新起动之前进行数据转移。 由于采集系统和触发器是异步工作，所 有可能 在任何一个上升沿上触发。这样，示波器上出现图３的 显示结果。这种情况可用触发器暂停功能加以避免。 当输＾电压超过触发电平时，触发暂停功能便阻 止触发系统输出。触发系统作用是在每次触发事件后． 在用户可能设定的时问间隔内”暂停” 在双脉冲情况 下，若暂停时间设定到２，则触发系统对两个脉冲中第 二个脉冲不起作用 因此，触发脉冲返回到图３所示的 稳定触发显示。 这是触发滤０ 波或鉴别的一种一ｌ０ 形式。不同的滤波一２０ 器（高通、低通或 带阻）在触发之前一５０ 常常切换到信号一 路径上，以协助提’ 供稳定触发。一些 Ｉ ；ｌ Ｉ 一－ ．｝一Ｔ＿＿¨…＿＿ 卜卜一 一Ｌ—ＬＬ ｌ ０ ｌ １ ＿Ｌ＿ ‘ ｒ 一ｒ一 图３
双脉冲信号的波形 维普资讯 http://www.cqvip.com
