实验三:存储器实验
- 格式:doc
- 大小:2.08 MB
- 文档页数:7
成绩:
计算机原理实验室实验报告
课 程 : 计算机组成原理
姓 名 : 刘翔翔
专 业 : 软件工程
学 号 : 1420561 21
日 期 : 2016年6月
太原工业学院
计算机工程系 计算机原理实验室实验报告
1 实验三:存储器实验
实验环境 PC机+Win10+proteus仿真器 实验日期 2016.06.01
一. 实验内容
基本要求
1.理解计算机存储子系统
2.设计并验证计算机主存系统
扩展要求
分别用IO内存统一编址和独立编址增加4K的IO地址
思考题
思考计算机系统IO和存储的工作效率怎样最大化?
二.理论分析或算法分析
基本要求
寄存器基本单元的结构:
计算机原理实验室实验报告
2
图1
按实验电路图连接电路(图1),图中U1为6116,为系统的内存模块(2Kx8),U3为74LS373,用来保存输入的地址信息,U4与U5均为74LS245,用来控制输入输出。A0~A7为地址及数据信息输入端;KEY2BUS用来控制是否把信息(地址或数据)放到总线上;LOADAR开关用来实现保存地址信息到373中;MRW开关(三选择开关)用来控制6116的工作模式,当MRW拨到左边时,6116工作在输出(读取)模式,此时白输入地址对应的内存单元中的信息从D0~D7输出,当MRW拨到中间时,6116工作在等待状态,即不能写入也不能读取,当MRW拨到右边时,6116工作在写入状态,可以从D0~D7在输入地址对应得内存单元中写入信息;图中右边的八个LED灯用来显示数据信息。
操作流程:首先KEY2BUS输入低电平,LOADAR输入高电平,MRW在中间,输入A7~A0=0001
0101(21)后,LOADAR改为低电平输入,MRW拨到右边,此时,在A7~A0=0100 1100(L的ASCII码 76),之后,MRW拨到中间并把KEY2BUS输入低电平,再把MRW拨到左边,这是就把存在0x15的信息0x5c从B7~B0输出了并在那8个灯上显示。
扩展要求:
电路连接图如下(图2,图3),电路增加的部分为寻址部分,由于内存大了,需要增加地址线数量,内存大于4K小于8K,所以要13根地址线。两图中KEY2BUS、LOADAR、MRW三开关的作用不变,图3中M/IO开关用来分辨送来的地址是内存地址还是IO地址。在 IO内存统一编址中操作不变,独立编址中要给出控制信号分辨地址类型。两图中都用A11与A12(M/IO)产生片选。 计算机原理实验室实验报告
3
图2 IO内存统一编址
IO内存统一编址:地址范围0x0 0000 0000 0000~0x1 0000 1111 1111。
下表为地址线A12A11产生片选的对照表(IO内存统一编址方式):
输入 输出
A12 A11 U5(~OE) U6(~OE) U8(~OE)
0 0 0 1 1
0 1 1 0 1
1 0 1 1 0
1 1 1 1 1
由此可得用74LS138做片选较为合适。 计算机原理实验室实验报告
4
图3 独立编址
内存地址:0x0000 0000~0x1111 1111,共256字节的内存,地址输入时使用A7~A0八根地址线。
IO地址:0x0000 0000 0000~0x1111 1111 1111,共4KB内存。
此时地址线A11~A0共12根,M/IO(A12)用作地址类型识别信号。
下表为A11与M/IO产生片选的对照表(独立编址方式):
输入 输出
M/IO(A12) A11 U5(~OE) U6(~OE) U8(~OE)
0 0 0 1 1
0 1 1 0 1
1 0 1 1 1
1 1 1 1 0
由此可得用74LS138做片选较为合适。 计算机原理实验室实验报告
5 三.实现方法
基本要求实现步骤:
第一步:向373中输入地址(0x15)并锁存。
第二步:输入“L”的ASCCII码(92 0x4c),MRW拨到中间时保存。
计算机原理实验室实验报告
6 第三步:关闭输入,输出保存在0x15中的信息。
四.实验结果分析
如上图完成了要求,将保存在地址为0x15的内存单元中的内容输出。
思考题:
可以利用高速缓冲机制,多体交叉,多通道的技术来提高效率。
五.结论
通过这次实验学习了解寄存器基本单元的结构,了解了计算机存储系统的基本结构,并利用6116完成了基本的读写内存系统操作。