语言示例AHDL

学生：苗茂宇

学号：**********

单片机接口实验

篮球计分器的设计

**: ***

班级: 14级12班

学号: **********

**: ***

专业: 控制科学与工程

成绩评定

学生：苗茂宇

学号：1408202007

目 录

摘 要...................................................................................................................... 1

Abstract .................................................................................................................. 1

1. FPGA及系统设计概述 .................................................................................... 2

1.1. EDA简介 ............................................................................................ 2

1.1.1. EDA定义 ................................................................................ 2

1.1.2. EDA发展概述 ........................................................................ 2

4.1 Altera MAX+plusⅡ操作指南

Alter公司的MAX+plusⅡ是一个高度集成化的可编程逻辑器件开发系统，可以开发Alter公司的MAX系列和FLEX系列的可编程器件。该系统的主要特点如下：

① 支持多种设计输入方式。如：原理图、VHDL语言、AHDL语言、波形图等。同时还支持主流的第三方EDA工具，如：Synopsys、Cadence、ViewLogic、Synplicity、Mentor和Model

Technology等等。

② 提供完善的功能仿真，同时还提供精确的时间仿真。

③ 该系统把设计输入、功能仿真、时间仿真、设计编译以及器件编程集成于统一的开发环境下，从而更方便、更快捷。

④ MAX+plusⅡ开发系统还具有编译快捷，设计实现优化的功能。

MAX+plusⅡ

MAX+PLUSII PC版可以在以下几种操作系统下运行：Windows NT 4.0/Windows 98/Windows

2000/Windows XP。表4.1中列出了用于不同器件所需的有效内存。

表4.1 MAX+PLUSII系统所需的存储器

器件系列 ACEX1K MAX7000 MAX9000 FLEX6000 FLEX8000 FLEX10K

最小内存/MB 256 48 64 64 64 256

物理RAM/MB 128 16 32 32 32 128

2)安装MAX+PLUSII10.2 PC版

下面介绍MAX+PLUSII PC版在Windows 98操作系统下的安装过程。若在其他操作系统下安装，可参照此方法操作。

(1)将MAX+PLUSII10.2安装光盘放入光驱，安装窗口将自动出现图4.1所示的界面。

图4

你可以选择MAX+PLUSII 10.2安装类型如下：Custom、BASELINE、Programmer Only和ACCESS

Key Guidelines。开始安装之前，你还可以阅读Help文件、Read Me文件、License Agreement文件和ACCESS Key Guidelines。单击任一安装选项，即开始安装。安装过程中按照屏幕上的提示进行操作。

设计工具Quartus II简介

二十世纪后半期，随着集成电路和计算机技术的飞速发展，数字系统也得到了飞速发展。在可编程集成电路的开发过程中，以计算机为工作平台，融合了电子应用技术，计算机技术，智能化技术最新成果的电子设计自动化（Electronic Design Automation）技术能辅助各种规模的设计工作。

Quartus II是Altera 提供的FPGA/CPLD开发集成环境，Altera是世界最大可编程逻辑器件供应商之一。Quartus II在21世纪初推出，是Altera前一代FPGA/CPLD集成开发环境MAX+plus II 的更新换代产品，其界面友好，使用便捷。在Quartus II上可以完成设计输入、HDL综合、布线布局(适配)、仿真和下载和硬件测试等流程，它提供了一种与结构无关的设计环境，使设计者能方便地进行设计输入、快速处理和器件编程。Altera的Quartus II提供了完整的多平台设计环境，能满足各种特定设计的需要，也是单芯片可编程系统(SOPC) 设计的综合性环境和SOPC 开发的基本设计工具，并为Altera DSP 开发包进行系统模型设计提供了集成综合环境。Quartus II设计工具完全支持VHDL、Verylog 的设计流程，其内部嵌有VHDL、Verilog 逻辑综合器。Quartus II也可以利用第三方的综合工具，如Leonardo Spectrum

Synplify Pro FPGA Complier II并能直接调用这些工具。同样，Quartus II具备仿真功能，同时也支持第三方的仿真工具，如ModelSim。此外，Quartus

II与 MATLAB和DSP Builder结合， 可以进行基于FPGA的DSP系统开发，是DSP硬件系统实现的关键EDA工具。

Quartus II包括模块化的编译器。编译器包括的功能模块有分析综合器(Analysis &Synthesis)、适配器(Filter)、 装配器( Assembler)、时序分析器(Timing Analyzer)、 设计辅助模块(Design Assistant)、 EDA网表文件生成器(EDA Netlist Writer) 和编辑数据接口(Complier Database Interface 等。可以通过选择Start Complication来运行所有的编译器模块，也可以通过选择Start

第一章 课题研究概述

1.1课题研究的目的和意义

在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。目前常用的测频方案有三种：

方案一：完全按定义式Ｆ＝ＮＴ进行测量。被测信号Ｆx经放大整形形成时标ГX，晶振经分频形成时基TR。用时基TR开闸门，累计时标ГX的个数，则有公式可得Ｆx=1ГX=NTR。此方案为传统的测频方案，其测量精度将随被测信号频率的下降而降低。

方案二：对被信号的周期进行测量，再利用Ｆ＝１Ｔ（频率＝１周期）可得频率。测周期时，晶振ＦR经分频形成时标ГX，被测信号经放在整形形成时基TＸ控制闸门。闸门输出的计数脉冲Ｎ＝ГXTR，则TX=NГX。但当被测信号的周期较短时，会使精度大大下降。

方案三：等精度测频，按定义式Ｆ＝ＮＴ进行测量，但闸门时间随被测信号的频率变化而变化。如图１所示，被测信号Ｆx经放大整形形成时标ГX，将时标ГX经编程处理后形成时基TR。用时基TR开闸门，累计时标ГX的个数，则有公式可得Ｆx=1ГX=NTR。此方案闸门时间随被测信号的频率变化而变化，其测量精度将不会随着被测信号频率的下降而降。本次实验设计中采用的是第三种测频方案。

等精度频率计是数字电路中的一个典型应用，其总体设计方案有两

种：

方案一：采用数字逻辑电路制作，用IC拼凑焊接实现。其特点是直接用现成的IC组合而成，简单方便，但由于使用的器件较多，连线复杂，体积大，功耗大，焊点和线路较多将使成品稳定度与精确度大打折扣，而且会产生比较大的延时，造成测量误差、可靠性差。

方案二：采用可编程逻辑器件（CPLD）制作。随着现场可编程门阵列FPGA的广泛应用，以EDA工具作为开发手段，运用VHDL等硬件描述语言语言，将使整个系统大大简化，提高了系统的整体性能和可靠性。，利用EDA软件编程，下载烧制实现。将所有器件集成在一块芯片上，体积大大减小的同时还提高了稳定性，并且可应用EDA软件仿真，调试，每个设计人员可以充分利用软件代码，提高开发效率，缩短研发周期，降低研发成本。易于进行功能扩展，可以利用频率计的核心技术，改造成其它产品。实现方法灵活，调试方便，修改容易。