EDA文字简答

11、名词解释。

①逻辑综合：将电路的高级语言描述转换成低级的，可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网表文件。

②逻辑适配：将由综合器产生的网表文件针对某一具体的目标器进行逻辑映射操作，包括底层器件配置、逻辑分割、逻辑优化、布线与操作等，配置于指定的目标器件中，产生最终的下载文件。

③行为仿真：将VHDL设计源程序直接送到VHDL仿真器中所进行的仿真。

④功能仿真：将综合后的VHDL网表文件再送到VHDL仿真器中所进行的仿真。

⑤时序仿真：将布线器/适配器所产生的VHDL网表文件送到VHDL仿真器中所进行的仿真⑥硬件仿真：在ASIC设计中，常利用FPGA对系统的设计进行功能检测，通过后再将其VHDL设计以ASIC形式实现的过程。

⑦硬件测试：把FPGA或CPLD直接用于应用系统的设计中，将下载文件下载到FPGA后，对系统设计进行功能检测的过程。

2、编程配置。

可编程逻辑器件在利用开发工具设计好应用电路后，要将该应用电路写入PLD 芯片。

将应用电路写入PLD芯片的过程称为编程，对于FPGA器件来讲，由于其内容在断电后即丢失，因此成为配置。

由于编程或配置一般是把数据由计算机写入PLD芯片，因此也叫下载。

3、配置模式：FPGA用来完成设计时的逻辑配置和外部连接方式。

逻辑配置是指，经用户设计输入并经过开发系统编译后产生的配置数据文件，将其装入FPGA芯片内部的可配置存储器的过程，简称FPGA的下载。

3、EDA技术的发展历程：①计算机辅助设计CAD（computer assist design）阶段,②计算机辅助工程设计CAE（computer assist engineering Design）阶段,③电子系统设计自动化EDA （electronic design automation）阶段。

SOC(System On a Chip)片上系统集成。

1、CPLD（complex programmable logic devices）复杂可编程逻辑器件。

FPGA(field programmable gate array)现场可编程门阵列。

ISP(in system programmability)在系统可编程特性。

ispLSI(is system programmable large scale integration)在系统可编程大规模集成。

12、ASIC（application specific integrated circuits）专用集成电路，大致分为数字ASIC、模拟ASIC和数/模ASIC。

填空：4、EDA技术应该掌握哪些内容？①大规模可编程逻辑器件（是利用EDA技术进行电子系统设计的载体）；②硬件描述语言（主要表达手段）；③软件开发工具（智能化的自动化设计工具）；④实验开发系统（下载工具及硬件验证工具）。

5、FPGA和CPLD各包括几个基本组成部分？FPGA（现场可编程门阵列）：可编程逻辑单元、可编程输入/输出单元和可编程连线；CPLD（复杂可编程逻辑器件）：可编程逻辑宏单元、可编程输入/输出单元和可编程内部连线。

7、硬件描述语言：①VHDL②Verilog适用于RTL级和门电路级的描述，其综合过程较VHDL 稍简单，但其在高级描述方面不如VHDL③ABEL一种支持各种不同输入方式的HDL，广泛用于各种可编程逻辑器件的逻辑功能设计，由于其语言描述的独立性，因而适用于各种不同规模的可编程器件的设计。

8、EDA软件开发工具。

Altera公司的Quartus II、Xilinx的ISE/ISE-WebPACK Series和Lattice 公司的ispLEVER。

第三方工具,逻辑及综合性能最好的Synplify和仿真功能最强大的ModelSim。

4、FPGA和CPLD的开发应用选择。

①器件的逻辑资源量的选择②芯片速度的选择③器件功耗的选择④FPGA/CPLD的选择⑤FPGA/CPLD封装的选择。

FPGA和CPLD的下载接口有专用接口和通用接口，串行接口和并行接口之分。

2、VHDL程序的基本构成：库、程序包使用说明，实体描叙和实体对应的结构体描述。

3、VHDL程序常用的四种库的：IEEE库、STD库、WORK库、VITAL库4、常用的预定义程序包有四种：STD_LOGIC_1164、STD_LOGIC_ARITH、STD_LOGIC_UNSIGNED和STD_LOGIC_SIGNED，STANDARD和TEXTIO。

5、端口模式。

IN:输入，只读模式，将变量或信号信息通过该端口读入。

OUT:输出，单向赋值模式，将信号通过该端口输出。

BUFFER:具有读功能的输出模式，可以读或写，只能有一个驱动源。

INOUT：双向，可以通过该端口读入或写出信息。

6、一个完整的结构体由两个基本层次组成：1.对数据类型、常数、信号、子程序和元件等结构体元素的说明部分；2.描述实体逻辑行为的、以各种不同的描述风格表达的功能描述语句。

6、标识符。

用来定义常数、变量、信号、端口、子程序或参数的名字。

VHDL的基本标识符就是以英文字母开头，不连续使用下划线，不以下划线结尾，由26个大小写英文字母、数字0～9以及下划线组成的字符串。

11、STD_LOGIC数据类型：‘U’-未初始化‘X’-强未知的‘0’-强0 ‘1’-强1 ‘Z’-高阻态‘W’-弱未知的‘L’-弱0 ‘H’-弱1 ‘-’-忽略。

用户自定义数据类型是用类型定义语句TYPE和子类型定义语句SUBTYPE实现的。

12、VHDL有四类操作符：逻辑操作符、关系操作符、算术操作符、符号操作符。

13、VHDL顺序语句。

顺序语句是相对于并行语句而言的，其特点是每一条顺序语句的执行顺序是与它们的书写顺序基本一致的。

其实质是组合逻辑加上控制条件实现的。

顺序语句只能出现在进程和子程序中。

六种基本顺序语句：赋值语句、转向控制语句、等待语句、子程序调用语句、返回语句、空操作语句。

变量赋值目标:=赋值源信号赋值目标<=赋值源14、并行信号赋值语句（P173）。

1、简单信号赋值语句：信号赋值目标<=表达式;2、条件信号赋值语句.3、选择信号赋值语句（赋值目标必须都是信号，所有赋值语句与其他并行语句一样，在结构体内的执行是同时发生的，与他们的书写顺序和是否在块语句中没有关系）15、元件例化语句两种关联方式：1、名字关联方式。

2、位置关联方式（默认）。

16、VHDL描述风格：行为描述、数据流（寄存器传输）描述和结构描述。

17、状态机的两种基本操作：状态机内部状态转换、产生输出信号序列。

18、两种典型的状态机。

摩尔状态机：其输出只是当前状态值的函数，并且仅在时钟边沿到来时才发生变化。

米立状态机：输出是当前状态值、当前输出值和当前输入值的函数。

简答：第一章1、什么叫EDA技术？狭义的EDA技术，就是指一大规模可编程逻辑器件为设计载体，一硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑简化、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术，或称为IES/ASIC自动设计技术。

广义EDA技术，除了狭义的EDA技术外，还包括计算机辅助分析CAA技术和印刷电路板计算机辅助设计PCB-CAD 技术。

2、利用EDA技术进行电子系统的设计，具有以下特定：①用软件的方式设计硬件；②用软件方式设计的系统到硬件系统的转换是由有关的开发软件自动完成的；③设计过程中可用有关软件进行各种仿真；④系统可现场编程，在线升级；⑤整个系统可集成在一个芯片上，体积小、功耗低、可靠性高；⑥从以前的“组合设计”转向真正的“自由设计”；⑦设计的移植性好，效率高；⑧非常适合分工设计，团队合作。

6、FPGA/CPLD的特点，如何选择？特点:高集成度、高速度和高可靠性。

对于普通规模，且产量不是很大的产品项目，通常使用CPLD比较好；对于大规模逻辑设计、ASIC设计，或单片系统设计，则多采用FPGA。

另外，FPGA掉电后将丢失原有的逻辑信息，所以在使用中需要为FPGA芯片配置一个专用ROM。

9、EDA实验开发系统。

它提供芯片下载电路及EDA实验/开发的外围资源，以供硬件验证用。

一般包括：①实验或开发所需要的各类基本信号发生模块，包括时钟、脉冲、高低电平等；②FPGA/CPLD输出信息显示模块，包括数码显示、发光管显示、声响提示等；③监控程序模块，提过“电路重构软配置”；④目标芯片适配座以及上面的FPGA/CPLD目标芯片和编程下载电路；⑤其他转换电路系统及各种扩展接口。

10、EDA的工程设计流程。

①源程序的编辑和编译（原理图输入方式、状态图输入方式、VHDL软件程序的文本方式）②逻辑综合和优化③目标器件的布线/适配④目标器件的编程/下载⑤设计过程中的有关仿真⑥硬件仿真/硬件测试13、EDA技术的应用展望。

①EDA技术将广泛应用于高校电类专业的实践教学工作中②EDA 技术将广泛应用于科研工作和新产品的开发中③EDA技术将广泛应用于专用集成电路的开发中④EDA技术将广泛应用于传统机电设备的升级换代和技术改造中。

第三章1、VHDL程序设计约定。

①语句结构描述中方括号“[]”内的内容为可选内容②对于VHDL 的编译器和综合器来说，程序文字的大小写是不加区分的。

③程序中的注释使用双横线“--”。

④为了便于程序的阅读和调试，书写和输入程序时，使用层次缩进格式，同一层次的对齐，低层次的较高层次的缩进两个字符⑤考虑到Quartus II要求源程序文件的名字与实体名必须一致，建议各个源程序文件的命名均与其实体名一致。

7、VHDL有三种数据对象：常量（CONSTANT）、变量（V ARIABLE）和信号（SIGNAL）。

8、物理含义：常量相当与电路中的恒定电平，而变量和信号则相当于组合电路系统中门与门间的连接及其连线上的信号值。

9、信号和变量在描述和使用时有哪些主要区别？从行为仿真和VHDL语句功能上看，信号和变量的区别主要表现在接受和保持信息的方式、信息保持与传递的区域大小上。

例如，信号可以设置延时量，而变量则不能；变量只能作为局部的信息载体，而信号则可作为模块间的信息载体。

变量的设置又是只是一种过渡，最后的信息传递和界面间的通信都靠信号来完成。

10、强数据类型的含义是什么？VHDL采用强数据类型有什么好处？强数据类型要求设计实体中的每一个常数、信号、变量、函数以及设定的各种参量都必须具有确定的数据类型，并且只有数据类型相同的量才能互相传递和作用。