基于FPGA 的频谱分析处理器设计与应用

基于FPGA的频谱分析处理器设计与应用 The design and application of spectrum analysis processor based on FPGA （150001 哈尔滨工业大学 电子研究所） 张庆祥 邓伟 ZHANG QINGXIANG DENG WEI 摘要：本文介绍了数字接收机ICS554的结构，使用其中的FPGA完成频谱分析处理器的设计工作。整个设计采用流水方式，提高了系统时钟频率，对数据完成了缓存、加窗、快速傅立叶变换处理。实验结果表明此处理器高速地实现了频谱分析功能，满足实时信号处理要求。 关键词：ICS554；快速傅立叶变换；FPGA 中图分类号：TN958.93 文献标识码：A Abstract：This article introduces the structure of the digital receiver ICS554, and accomplishes the design of FFT processor based on FPGA. By using the pipeline architecture in the whole design, the frequency of the system clock increases, and put the data into three operations which include storage, multiplying window, performing FFT. Result of the experiment proves that the processor implements the function of spectrum analysis at a high speed and satisfies the request of commonly real-time signal processing. Key words：ICS554；FFT；FPGA 引言 频谱监测模块作为雷达系统一个不可或缺的组成部分，它的任务是实时地监测雷达工作频段的频谱占用情况，提供适合雷达工作的寂静频段，以保证雷达系统在电磁环境恶劣的情况下正常工作。 针对软件高频雷达[1] ，为了对外部电磁环境（频率范围3~13MHz）实时地进行谱分析，

需要研制高速的A/D变换器以及设计高速FFT模块。ICS公司的ICS554[2] 可以满足上述要求，其最大的特点是可以直接对高频波段射频数字化，而且ICS554内含的Xilinx公司的FPGA有硬件乘法器、大量的存储单元等，非常适合高速FFT的实现。 1 数字接收机ICS554的结构 ICS554是A/D和数字下变频(DDC)集成化的产品，组成如图1所示。

图1 ICS554组成框图 64 64

时钟 56

同步源 触发源 时钟源 CH4 CH3

CH2 CH1 16

16 16 16 24 24 24 24 56 56 56 56 14 14 14

14 AD6645

AD6645 AD6645 AD6645 GC4016 GC4016

GC4016 GC4016 用户可编程

FPGA

XILINX XC2V1000

64K x72 FIFO

64K x72 FIFO

PC接口 QL5064

ADC 控制

内时钟(OSC)

内触发

用户I/O 主要包括4个独立的14bit/105MHz模/数变换器AD6645、4个正交下变频器GC4016、一个用户编程FPGA、2个64Kx72 bits的FIFO和1个PCI接口芯片QL5064，其中每个GC4016内部包括4个独立的DDC[3] 通道，每个通道可独立控制本振频率和初始相位，频率分辨优

于24mHz，全频段的覆盖使得每个GC4016共享共同的射频前段与A/D转换器。在本设计中，前端16路DDC通道完成的工作是将10MHz带宽（频率范围3~13MHz）进行频带分割，每路DDC处理的带宽为625KHz，FPGA则用于对DDC的输出信号进行谱分析。 2 FFT算法的硬件实现 2.1 系统设计 本设计采用基2时域抽取法和多级串行的同步流水结构[4] ，如图2所示。

图2 FFT运算系统框图 在蝶形运算单元中，输入和输出均为并行方式，所需要的转换用串/并和并/串模块来完成。考虑到防止溢出，提高运算精度，采用了块浮点算法，同时为了提高运算模块的使用率和数据的吞吐率，使得存储和运算同时进行，需要对RAM采用乒乓操作，而各级旋转因子则是通过对ROM查表的方式得到。 2.2 块浮点单元设计 蝶形运算单元和存储器两者之间的数据需要经过块浮点单元。块浮点单元由溢出检测单元（有限状态机）、指数累加器和数据选择器组成，结构如图3所表，其中L表示数据位长，本系统中L=24，[L+1:0]表示数据位宽为L+2位。

图3 块浮点单元结构图 参加蝶形运算的4路26bits数据从RAM中读出后，送入数据选择器，在溢出检测单元控制下，选择其中24bits送入蝶形运算单元，经蝶形运算，将4路26bits的输出数据送入溢出检测，提取数据高三位，判断本次蝶形运算的状态机，并将其寄存，依次处理一级中每个蝶形运算的结果，直到本级蝶形运算结束，此时溢出检测单元产生下一级溢出控制，由此决定数据选择器在下一级单元中如何进行工作，并将溢出结果送入指数累加器，累加溢出位数。 2.3 运算数据的存取 由于采用多级串行的流水线结构，每级的数据输入、运算和数据输出是同时进行的，因此数据的存取可采用乒乓操作。 参加乒乓操作的2块RAM，分别定义为RAM1和RAM2，首先RAM2读使能有效，

旋转因子 输入数据流 指数输出

移位控制输入 移位控制输出

写地址 读地址 串/并 蝶形运算单元 并/串 RAM RAM ROM 地址控制发生器 溢出检测 移位

指数输出 [L+1：0]

数据输入

[L+1：0] [L-1：0]

蝶形运算单元 数据选择器 溢出检测 指数累加器 写使能禁止，且RAM1读使能禁止，写使能有效，然后数据从RAM2中读出，送入运算模块处理，并将运算结果存入RAM1中，直到本级蝶形单元全部运算完毕，下一级运算开始时，将RAM1读使能有效，写使能禁止，且RAM2读使能禁止，写使能有效，数据从RAM1中读出，送入运算模块处理，并将结果存入RAM2中，直到这级蝶形单元运算完毕，这样只需要2块双口RAM就可以完成整个FFT运算的数据存取，实现数据的无缝缓冲与处理。 3 频谱分析处理器的设计 频谱分析处理器由缓存器、控制器、加窗运算单元、FFT运算器组成，如图4所示。

图4 频谱分析处理器组成框图 处理器工作过程：从16路数字下变频器中输出的数据，先对应存储在16路缓存器FIFO中，然后再以100MHz的时钟频率读取数据进行加窗处理，最后送到FFT运算器中进行计算。控制器需要产生使能信号，依次将每路存储器中的数据读出，进行加窗和FFT运算，这样FFT运算器可以复用，从而完成对多路数据的处理。缓存器FIFO采用直接调用IP核的方式实现，加窗处理单元采用的是汉宁窗[5] ，可以有效的降低矩形窗截断造成的频谱混

叠的影响以及提高频率分辨率。 4 性能分析

选取ICS554的工作模式为16通道窄带模式，内时钟100MHz，CIC抽选率16，复数输出，CFIR滤波器带宽80%，PFIR滤波器带宽80%，本振频率3MHz。输入信号：调频信号01()cos(2sin(2))fStftmftππ=+，其中0f 为3.5MHz，1f为10KHz，调频指数

fm=1，采样点数为2048，所加的窗是与数据等长的汉宁窗，采样频率1.5625MHz。以DDC

通道1的数据为例分析，将DDC通道1的数据送入频谱分析处理器中处理，输出数据保存在*.dat文件中，并在Matlab中绘出频谱图。

-8-6-4-202468x 105

-120

-100-80-60-40-200频率(Hz)幅度(dB)

图5 调频信号经过频谱分析处理器的频谱图

输入数据流 控制器 输出数据流 缓存器 FIFO FFT 运算器 加窗 运算 系统时钟100MHz，总抽选率为64，则系统对下变频信号的采样率为1.5625MHz，调频信号中心频率为500KHz，带宽为40KHz，根据采样定理，应当可以不失真的恢复原信号。如图5所示，频率分辨率为0.763KHz，调频信号中心频率出现在499.725KHz处，带宽为40.416KHz，与理论分析基本一致，而误差主要是由于“栅栏效应”造成的。通过验证，2048点FFT计算时间为104us, 16路数据总共的处理时间为1.664ms，而雷达脉冲重复周期为4ms，从而可以保证在每个雷达脉冲周期内完成一次16路数据的谱分析。 结束语 本文利用ICS554内带的Virtex2[6]，使用Xilinx ISE 7.1集成开发环境设计了频谱分析处理器，通过验证，处理速度能满足实时性要求。实践证明，随着可编程器件规模、速度的不断提高，用FPGA可以高速、实时地实现数字信号处理的算法。 本文创新点：ICS554是一种高性能集成器件，本课题创新之处是使用ICS554内的FPGA设计频谱分析处理器，并结合ICS554应用于频谱监测模块的设计中，降低了设备的复杂程度和成本，并提高了稳定性、可靠性。 参考文献 [1]宗静静,马子龙.ICS554在软件高频雷达中的应用[J]微计算机信息.北京:微计算机信息,2007,5-2:198-200 [2] ICS Ltd. ICS-554 User’s Manual. Http://www.ics-ltd.com [3]杨小牛,楼才义等.软件无线电原理与应用[M].北京：电子工业出版社.2001 [4]张欣. VLSI数字信号处理---设计与实现。北京：科学出版社，2003 [5]胡广书.数字信号处理---理论、算法与实现。北京：清华大学出版社，1997 [6] Xilinx Inc. Virtex-2 1.5V Fields-Programmable Gate Arrays datasheet[S],2002 作者简介：张庆祥，男，1963年生，哈尔滨工业大学教授，硕士生导师。主要研究方向为数字信号处理，微弱信号检测，高速并行信号处理等。 邓伟，男，1983年生，汉族，哈尔滨工业大学通信与系统专业硕士研究生。 Biography: Zhang Qing-Xiang, male, was born in 1963, Professor in Harbin Institute of Technology, Supervisor of master students .Major research on Digital Signal Processing, Detection of Weak Signals, High-speed and Parallel Signal Processing. Deng Wei , male, was born in 1983, Han, graduate student in Communication and Information System from Harbin Institute of Technology. （150001 黑龙江哈尔滨 哈尔滨工业大学 电子信息技术研究院）邓伟 （150001 黑龙江哈尔滨 哈尔滨工业大学 电子工程技术研究所）张庆祥 (School of Electronic Information and Technology, Harbin Institute of Technology, Harbin 150001,China ) Deng Wei (Research Institute of Electronic Engineering, Harbin Institute of Technology, Harbin 150001,China) Zhang Qing-Xiang 我校（哈尔滨工业大学）图书馆已订阅《微计算机信息》。