1.DSP芯片的主要结构特点：（1）哈佛结构；（2）专用的硬件乘法器；（3）流水线操作；（4）特殊的DSP指令；（5）快速的指令周期。
2.中央处理器的体系架构可以分为：冯•诺依曼结构和哈佛结构 。
冯·诺依曼结构也称普林斯顿结构，是一种将程序指令存储器和数据存储器合并在一起的
存储器结构。由于取指令和存取数据要从同一个存储空间存取，经由同一总线传输，因此
它们无法重叠执行，只有一个完成后再进行下一个。
哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。可以减轻程序运行时的访
存瓶颈。
3. DSP芯片的发展：美国AMI公司在1978年发布第一个单片DSP芯片 ；美国德州仪器公司（Texas Instruments，简称TI）的DSP芯片包含三大系列：TMS320C2000系列、TMS320C5000系列、TMS320C6000系列。
4.PSP系统的设计开发过程：需求分析、DSP体系结构设计、软硬件设计、软硬件调试、系统集成调试、系统集成测试。
DSP系统的设计过程：
5.’28系列DSP芯片的结构包括：中央处理器CPU、片内存储器、片内外设、时钟管理模块、中断管理（/扩展）模块。它们之间由芯片内部的数据总线和地址总线互相连接通信。
6.TMS320F2812芯片的封装方式有两大类：179引脚的GHH球形网格阵列BGA封装（Ball
Grid Array）；176引脚的LQFP封装（Low-profile Quad）。
所有输入引脚的电平均与TTL兼容，但输入不能够承受5V电压；所有输出引脚均为3.3V
CMOS电平。上拉电流/下拉电流均为100μA；所有输出引脚的输出缓冲器驱动能力典型值是4mA。
7.DSP内部总线分为：地址总线和数据总线。任意时刻同时发生的两种操作不能使用同一条总线，因此，程序空间不能同时执行读写操作。
DSP外部总线：即DSP芯片与外扩存储器的总线接口，包括19根地址线和16根数据线。
计算机水平考试中级嵌入式系统设计师2009年下半年上午真题
(总分75,考试时间150分钟)
1. 以下关于 CPU的叙述中，错误的是（ ）。
A. CPU产生每条指令的操作信号并将操作信号送往相应的部件进行控制
B. 程序计数器 PC除了存放指令地址，也可以临时存储算术/逻辑运算结果
C. CPU中的控制器决定计算机运行过程的自动化
D. 指令译码器是 CPU控制器中的部件
2. 以下关于 CISC（Complex Instruction Set Computer，复杂指令集计算机）和 RISC（Reduced
Instruction Set Computer，精简指令集计算机）的叙述中，错误的是（ ）。
A. 在 CISC中，其复杂指令都采用硬布线逻辑来执行
B. 采用 CISC技术的 CPU，其芯片设计复杂度更高
C. 在 RISC中，更适合采用硬布线逻辑执行指令
D. 采用 RISC技术，指令系统中的指令种类和寻址方式更少
3. 以下关于校验码的叙述中，正确的是（ ）。
A. 海明码利用多组数位的奇偶性来检错和纠错
B. 海明码的码距必须大于等于 1
C. 循环冗余校验码具有很强的检错和纠错能力
D. 循环冗余校验码的码距必定为 1
4. 以下关于 Cache的叙述中，正确的是（ ）。
A. 在容量确定的情况下，替换算法的时间复杂度是影响 Cache命中率的关键因素
B. Cache的设计思想是在合理成本下提高命中率
C. Cache的设计目标是容量尽可能与主存容量相等
D. CPU中的 Cache容量应大于 CPU之外的 Cache容量
5. “ ”中的“gov”代表的是（ ）。
A. 民间组织 B. 商业机构
C. 政府机构 D. 高等院校
在微型计算机中，通常用主频来描述 CPU的（6）；对计算机磁盘工作影响最小的因素是（ 7）。
6.
1.3、DSP芯片与普通单片机相比有什么特点
答：与单片机相比，DSP器件一般具有更高的集成度、更快的CPU、更大容量的存储器，内置有波特率发生器和FIFO缓冲器，同时提供高速同步串口和标准异步串口，有的片内还集成了A／D采样电路，用于控制领域的DSP还提供多路PWM输出，用于电机控制，可减少开发人员的工作量。DSP器件一般采用改进的哈佛结构，具有独立的程序和数据空间，允许同时存取程序和数据。内置高速的硬件乘法器以及增强的多级流水线，使DSP器件具有高速的数据运算能力
1.5、DSP芯片有那些主要特点
答：采用哈佛结构、采用多总线结构、采用流水线结构、配有专门的硬件乘法--累加器、具有特殊的寻址方式和指令、硬件配置强、具有较强的接口功能、支持多处理器结构
1.8、IT公司的DSP芯片主要有那几大类
答：TMS320C2000系列，主要用于数字化控制领域，TMS320C5000系列主要用于图像通信领域，TMS320C6000系列主要用于数字通信和音视频技术领域
1.9、TMS320C5000系列DSP芯片有什么特点
答：它是16位整数DSP处理器，目前有三代产品。同代产品使用相似的CPU结构，但拥有不同的片上存储器和外围电路，以满足各种不同用途的要求。C5000把存储器，外围电路与CPU集成在一个芯片上，构成了一个单片计算机系统，大大地低了整个DSP应用系统的成本和体积，提高了可靠性。
2.1、C55芯片由哪些基本部分组成
答：CPU、存储空间、片内外设
2.2、C55x的CPU 包含哪些功能单元
答：C55x的CPU包含5个功能单元：指令缓冲单元（I单元）、程序流单元（P单元）、地址-数据流单元（A单元）、数据运算单元（D单元）和存储器接口单元（M单元）。
I单元包括32×16位指令缓冲队列和指令译码器。此单元接收程序代码并放入指令缓冲队列，由指令译码器解释指令，然后再把指令流传给其它的工作单元（P单元、A单元、D单元）来执行这些指令。
TMS320C6713B FLOATING-POINT DIGITAL SIGNAL PROCESSOR
------技术报告
TMS320C6713B 浮点DSP处理器相关特性：
高性能浮点DSP：TMS320C6713B
超长指令字DSP core
指令集
---Native instructions for IEEE 754
---支持单精度与双精度
---字节寻址（8-，16-，32-位数据）
--- Saturation; Bit-Field Extract, Set, Clear; Bit-Counting; Normalization
L1/L2存储结构
---4K L1 程序cache（直接映射）
---4K L1 数据 cache （双向）
---256K L2 存储器 cache
设备配置
---启动模式：HPI,8-,16-,32 位 ROM启动
---Endianness: Little Endian, Big Endian
32位扩展存储器接口
---sram, eprom, flash, sbsram, sdram存储器接口
---512M 扩展存储空间
增强DMA控制器(EDMA) 16位独立通道
16位主机端接口HPI
2个McASP（mutichannel audio serial ports）
---每个McASP支持接收clock zone
---每个McASP含有8个串行数据引脚，能在两个zone中独立分配。支持时分传输。
---支持编程输出多路S/PDIF, IEC60958, AES-3, CP-430编码数据通道，单独RAM实现用户数据以及通道状态域
---支持错误检测
内部集成电路总线，多主从接口
---支持DSP控制外围设备，与主机处理器通信
2个多通道缓冲串行接口
---串行外围接口
