印刷电路板的抗干扰设计原则

印刷电路板的抗干扰设计原则 一 电源线布置： 1、根据电流大小，尽量调宽导线布线。

2、电源线、地线的走向应与资料的传递方向一致。

3、在印制板的电源输入端应接上10~100 H的去耦电容。

二 地线布置： 1 、数字地与模拟地分开。

2、 接地线应尽量加粗，致少能通过 3 倍于印制板上的允许电流，一般应达 2~3mm 。

3、 接地线应尽量构成死循环回路，这样可以减少地线电位差。

三 去耦电容配置： 1、 印制板电源输入端跨接10~100 yF的电解电容，若能大于100 uF则更好。

2、 每个集成芯片的Vcc和GND之间跨接一个0.01~0.1卩的陶瓷电容。如空间不允 许，可为每

4~10个芯片配置一个1~10 yF的钽电容。

3、 对抗噪能力弱，关断电流变化大的器件，以及 ROM 、 RAM ，应在 Vcc 和 GND 间接 去耦

电容。 4、 在单片机复位端“ RESET'上配也01 yF的去耦电容。

5、 去耦电容的引线不能太长，尤其是高频旁路电容不能带引线。

四 器件配置： 1 、时钟发生器、晶振和 CPU 的时钟输入端应尽量靠近且远离其它低频器件。

2 、小电流电路和大电流电路尽量远离逻辑电路。

3、 印制板在机箱中的位置和方向，应保证发热量大的器件处在上方。

五 功率线、交流线和信号线分开走线 功率线、交流线尽量布置在和信号线不同的板上，否则应和信号线分开走线。 六 其它原则： 1 、总线加 10K 左右的上拉电阻，有利于抗干扰。

2、布线时各条地址线尽量一样长短，且尽量短。

3 、 PCB 板两面的线尽量垂直布置，防相互干扰。

4、 去耦电容的大小一般取 C=1/F ， F 为数据传送频率。

5、 不用的管脚通过上拉电阻（10K左右）接Vcc，或与使用的管脚并接。

6、 发热的元器件（如大功率电阻等）应避开易受温度影响的器件（如电解电容等） 。

7、 采用全译码比线译码具有较强的抗干扰性。

为扼制大功率器件对微控制器部分数字元元电路的干扰及数字电路对模拟电路的干扰， 数字地' 模拟地在接向公共接地点时，要用高频扼流环。这是一种圆柱形铁氧体磁性材 料，轴向上有几个孔，用较粗的铜线从孔中穿过，绕上一两圈 ,这种器件对低频信号可以 看 成阻抗为零 ,对高频信号干扰可以看成一个电感 ..（ 由于电感的直流电阻较大 ,不能用电 感作为高频扼流圈 ）. 当印刷电路板以外的信号线相连时，通常采用屏蔽电缆。对于高频信号和数字信号，屏 蔽电缆的两端都接地，低频模拟信号用的屏蔽电缆，一端接地为好。 对噪声和干扰非常敏感的电路或高频噪声特别严重的电路，应该用金属罩屏蔽起来。铁 磁屏蔽对 500KHz 的高频噪声效果并不明显，薄铜皮屏蔽效果要好些。使用镙丝钉固定 屏蔽罩时，要注意不同材料接触时引起的电位差造成的腐蚀 七 用好去耦电容 集成电路电源和地之间的去耦电容有两个作用：一方面是本集成电路的蓄能电容，另一 方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容值是 0.1卩F。这个电容的分 布电感的典型值是5卩H。0.1卩的去耦电容有5 的分布电感，它的并行共振频率大 约在 7MHz 左右，也就是说，对于 10MHz 以下的噪声有较好的去耦效果，对 40MHz 以上的噪声几乎不起作用。 1卩F、10卩的电容，并行共振频率在20MHz以上，去除高频噪声的效果要好一些。 每10片左

右集成电路要加一片充放电电容，或 1个蓄能电容，可选10卩的左右。最好 不用电解电容，电解电容是两层薄膜卷起来的 ，这种卷起来的结构在高频时表现为电感。 要使用钽电容或聚碳酸酯电容。 去耦电容的选用并不严格，可按 C=1/F，即10MHz取0.1卩F,100MHz取0.01卩F。 在焊接时去耦电容的引脚要尽量短，长的引脚会使去耦电容本身发生自共振。例如 1000pF 的瓷片电容引脚长度为 6.3mm 时自共振的频率约 35MHz ，引脚长 12.6mm 时为

32MHz 。

八 降低噪声和电磁干扰的经验 印刷电路板的抗干扰设计原则 1. 可用串个电阻的办法，降低控制电路上下沿跳变速率。

2. 尽量让时钟信号电路周围的电势趋近于 0，用地线将时钟区圈起来，时钟线要尽量 短。

3. I/O 驱动电路尽量靠近印制板边。

4. 闲置不用的门电路输出端不要悬空，闲置不用的运放正输入端要接地，负输入端接 输出端。

5. 尽量用 45°折线而不用 90°折线 , 布线以减小高频信号对外的发射与耦合。

6. 时钟线垂直于 I/O 线比平行于 I/O 线干扰小。

6. 元件的引脚要尽量短。

8. 石英晶振下面和对噪声特别敏感的元件下面不要走线。

9. 弱信号电路、低频电路周围地线不要形成电流环路。

10. 需要时，线路中加铁氧体高频扼流圈，分离信号、噪声、电源、地。 印制板上的一个过孔大约

引起 0.6pF 的电容；一个集成电路本身的封装材料引起 2pF~10pF的分布电容；一个线路板上的接插件，有 520 yH的分布电感；一个双列直 插的24引脚集成电路插座，引入4 y H~18 yH的分布电感。

印刷电路板的抗干扰设计原则 1. 可用串个电阻的办法，降低控制电路上下沿跳变速率。

2. 尽量让时钟信号电路周围的电势趋近于 0 ，用地线将时钟区圈起来，时钟线要尽量 短。

3. I/O 驱动电路尽量靠近印制板边。 4. 闲置不用的门电路输出端不要悬空，闲置不用的运放正输入端要接地，负输入端接 输出端。

5. 尽量用 45°折线而不用 90°折线 , 布线以减小高频信号对外的发射与耦合。

6. 时钟线垂直于 I/O 线比平行于 I/O 线干扰小。

6. 元件的引脚要尽量短。

8. 石英晶振下面和对噪声特别敏感的元件下面不要走线。

9. 弱信号电路、低频电路周围地线不要形成电流环路。

10. 需要时，线路中加铁氧体高频扼流圈，分离信号、噪声、电源、地。 印制板上的一个过孔大约

引起 0.6pF 的电容；一个集成电路本身的封装材料引起 2pF~10pF的分布电容；一个线路板上的接插件，有 520 的分布电感；一个双列直 插的24引脚集成电路插座，引入4卩H~18 yH的分布电感。

数字电路、单片机的抗干扰设计 在电子系统设计中，为了少走弯路和节省时间，应充分考虑并满足抗干扰性 的要 求，避免在 设计完成后再去进行抗干扰的补救措施。形成干扰的基本要素有三个： （1 ）干扰源，指产生干扰的元件 、设备或信号，用数学语言描述如下 ：du/dt ， di/dt 大的地 方就是干扰源。如：雷电、继电器、可控硅、电机、高频时钟等都可 能成为干扰源。 （2） 传播路径，指干扰从干扰源传播到敏感器件的通路或媒介。典型的干扰传 播 路径是通过 导线的传导和空间的辐射。 （3） 敏感器件，指容易被干扰的对象。如： A/D 、D/A 变换器，单片机，数字 IC， 弱信号放大

抗干扰设计的基本原则是：抑制干扰源，切断干扰传播路径，提高敏感器件的 抗干 扰性能。 （类似于传染病的预防） 1 抑制干扰源

抑制干扰源就是尽可能的减小干扰源的 du/dt ， di/dt 。这是抗干扰设计中最优 先考 虑和最重要 的原则，常常会起到事半功倍的效果。 减小干扰源的 du/dt 主要是通过在干扰源两 端并联电容 来实现。减小干扰源的 di/dt 则是在干扰源回路串联电感或电阻以及增加续流二极

管来实现 抑制干扰源的常用措施如下： (1 )继电器线圈增加续流二极管，消除断开线圈时产生的反电动势干扰。仅加 续 流二极管会 使继电器的断开时间滞后，增加稳压二极管后继电器在单位时间内可动作更多 的次数。 (2 )在继电器接点两端并接火花抑制电路(一般是 RC 串联电路，电阻一般选几 K 到几十K，电 容选 0.01uF )，减小电火花影响。 (3)给电机加滤波电路，注意电容、电感引线要尽量短。 (4) 电路板上每个IC要并接一个0.01卩F〜0.1辭频电容，以减小IC对电源的 影响。注意 高频电容的布线，连线应靠近电源端并尽量粗短，否则，等于增大了电 容的等 效串联电 阻，会影响滤波效果。 ( 5 )布线时避免 90 度折线，减少高频噪声发射。 (6)可控硅两端并接 RC 抑制电路，减小可控硅产生的噪声(这个噪声严重时可能 会把可控硅 击穿的)。

按干扰的传播路径可分为传导干扰和辐射干扰两类。 所谓传导干扰是指通过导线传播到敏感器件的干扰 。高频干扰噪声和 有用信号的频 带不同，可 以通过在导线上增加滤波器的方法切断高频干扰 噪声的传播，有时也可加隔离光耦 来解决。电 源噪声的危害最大， 要特别注意处理。 所谓辐射干扰是指通过空间辐射传播到敏 感器件的干 扰。 一般的解决方法是增加干扰源与敏感器件的距离，用地线把它们隔离和在敏感 器件上加蔽 罩。

2 切断干扰传播路径的常用措施如下：

(1 )充分考虑电源对单片机的影响。电源做得好，整个电路的抗干扰就解决了一大 半。许多单 片机对电源噪声很敏感 , 要给单片机电源加滤波电路或稳压器，以减小电源噪 声对单片机 的干扰。比如，可以利用磁珠和电容组成 n形滤波电路，当然条件要求不高时 也可用100 Q

电阻代替磁珠。 (2)如果单片机的 I/O 口用来控制电机等噪声器件，在 I/O 口与噪声源之间应加

隔离（增加n 形滤波电路）。 控制电机等噪声器件，在 I/O 口与噪声源之间应加隔离（增加 n形滤波

电路）。 （ 3）注意晶振布线。晶振与单片机引脚尽量靠近，用地线把时钟区隔离起来，晶振 外壳接地 并固定。此措施可解决许多疑难问题。 （ 4 ）电路板合理分区，如强、弱信号，数字、模拟信号。尽可能把干扰源 （如电 机，继电 器）与敏感元件（如单片机）远离。 （ 5）用地线把数字区与模拟区隔离，数字地与模拟地要分离，最后在一点接于电源 地。 A/D 、