AD高速数模转换器中文

AD76816-Bit高速数模转换器

特性

刷新率：30MSPS

分辨率：16-Bit

线性度:1/2LSBDNL@14Bits

1LSBINL@14Bits

最快建立时间:

满量程25ns,精度0.025%

SFDR@1MHz输出:86dBc

THD@1MHz输出:71dBc

低干扰脉冲:35pV-s

功率消耗:465mW

片上基准源：2.5V

边沿触发锁存器

乘法参考能力

应用

任意波形发生器

通信波形重建

矢量图形显示

产品描述

AD768是16-Bit高速数模转换器（DAC）提供优良的交流和直流性能。AD768是ADI公司的先进双极CMOS制造（abcmos）处理，结合双极晶体管的速度，激光微调薄膜电阻的精度和有效CMOS逻辑。一个分段电流源架构与专有开关技术相结合，以减少毛刺能量来获得最大化的动态精度。边沿触发输入锁存器和一个温度补偿的带隙基准源已集成，提供一个完整的单片DAC解决方案。

AD768是电流输出DAC标称满量程输出电流20mA和一个1K的输出阻抗。差分电流输出提供支持单端或差分应用。电流输出可以绑接输出电阻提供电压输出，或连接到高速放大器的求和点提供一个缓冲电压输出。同时，差分输出可以连接到变压器或差分放大器。

片上基准源和控制放大器配置为最大的准确性和灵活性。AD768可以通过芯片上的基准源或由一个外部基准电压基于一个外部电阻的选择驱动。外部电容器允许用户优化变换参考带宽和噪声性能。

AD768采用±5V电源运行，典型的消耗功率465毫瓦。该芯片采用28引脚SOIC封装,规定工作在工业温度范围。

产品亮点

1、低干扰和快速建立时间提供杰出的波形重建或数字动态性能合成的要求，包括通信。 2、AD768优良的直流精度使得它适合高速A/D转换应用。

3、温度补偿，包括片上2.5V带隙基准。

4、允许的参考同一个外部电阻器使用电流输入。外部基准也可以使用。

5、AD768电流输出可单独使用或差分，无论是负载电阻，外部运算放大器求和点或变压器。

6、适当选择一个外部电阻和补偿电容允许用户优化AD768的参考标准和目标带宽应用。

(TMINtoTMAX,VDD=+5.0V,VEE=–5.0V,LADCOM,REFCOM,DCOM=0V,IREFIN=5mA,CLOCK=10MHz,unlessotherwisenoted)

说明：

1、IOUTA测量，为虚拟接地。

2、标称FS输出电流是4倍的IREFIN电流，当IREFIN=5mA时，FS电流是20mA

3、输出电流定义为用于IREFIN和任何外部负载的总电流。

4、参考带宽是一个外部限制NR/引脚的函数。参考补偿章节的详细数据表。

5、排除内部基准源漂移。

6、包含内部基准源漂移。

7、测量无缓冲的输出电压范围(1V)和FSIOUTB50负载电流。规格变更,恕不另行通知。

绝对最大额定参数*

*强调高于列出“绝对最大额定值”之上可能会造成永久性损坏器件。这是一个强调评级只有和功能操作的器件在这些或任何其他条件高于表示在操作该规范的部分不是暗示。长时间暴露在绝对最大额定值可能影响器件可靠性。

订购指南 AD768技术参数 晶片测试范围1(TA=+258C,VDD=+5.0V,VEE=–5.0V,IREFIN=5mA,除非另有说明)

说明：

1、电气测试执行限制显示晶片探针。由于不同的装配方法和正常的成品率损失,成品率为标准产品包装后不能保证切为骰子。。

2、限制推测的单个比特错误的测试。

3、固死锁存器控制。当锁存器控制和时钟衬垫高时边缘触发锁存成为电平触发。

4、固死衬底连接到VEE。

芯片管脚描述

技术参数定义

线性误差(也称积分非线性或INL)

线性误差被定义为实际的最大偏差,是模拟输出和理想输出的比值,决定从零到满刻度的直线绘制。

微分非线性(DNL)

DNL是衡量变化的模拟值,归一化满刻度,与1LSB数字输入代码的变化。

单调性

当数字输入增加如果输出增加或保持不变D/A转换器是单调。

偏置误差

理想的输出电流的偏差为零称为偏移误差。预计当IOUTA,0mA输出的输入都是0。预计IOUTB,0mA输出当所有的输入都设置为1。

增益误差

实际和理想输出跨度之间的区别。实际的跨度是由所有输入输出设置1s-输出时所有输入都设置为0。理想的输出电流跨度是应用于IREFIN管脚电流的4倍。

合规输出范围

电压在允许范围内的输出电流输出DAC。操作超出了最大合规限制导致输出级饱和度或故障,导致非线性性能。 温度漂移

温度漂移是指在环境(+25°C)下的最小温度或最高温度的最大的变化。为了抵消和增益漂移,漂移指定为满刻度范围(FSR)每度ppm/度.基准源漂移,漂移是在ppm/度。

电源抑制

当满刻度输出时,供电电源在标称电压下最小值和最大值的最大的变化.

建立时间

输出所需的时间达到并保持在一个对其最终值指定的误差范围,测量的开始输出的转换。

无失真动态范围

输入信号有效值幅值和杂散信号峰值超过指定的带宽的区别,用dB表示。

总谐波失真

THD是测量输入信号六次谐波的有效值总和和基波的比值。它用百分比或分贝(dB)表示。

干扰脉冲

在DAC上有不对称开关时间产生干扰输出量化的瞬态故障脉冲。这是指定的净区域上产生小毛刺。 要增加负载电流时，基准源输出应连接一个缓冲放大器。采用适当大小的上拉电阻也可以使源增加电流负载。REFOUT连接到IREFIN和额外的负载的电阻值

选择应总是小于5mA。

图6典型的基准源连接

温度注意事项

注意,基准在整个AD768的温度性能中发挥着关键作用。任何在IREFIN出现的漂移直接影响IOUT。当输出电流时,随波逐流IREFIN(取决于VREF和RREF)必须最小化。这可以通过使用内部温度补偿参考VREF和低温度系数RREF电阻器来实现。如果输出电压,它是一个电阻率的函数,而不是一个绝对的电阻的值。通过选择

RREF和RLOAD相匹配的电阻温度系数,

电阻器的漂移值将抵消,提供最佳漂移性能。

参考降噪和乘法带宽

对于应用的灵活性和增加功能,参考放大器设计能够提供可调带宽，降低带宽是通过NR节点到负电源管脚VEE连接外部电容器。这个电容器能限制带宽和充当一个滤波器来减少从参考放大器引用的噪声。

降噪电容器,CNR,不需要稳定和不会影响DAC输出的建立时间。没有这种电容器,IREFIN带宽是15MHz，允许DAC满刻度量程的高频调制通过输入节点。图7显示了外部降噪电容器和3dB参考放大器的带宽之间的关系。

增益错误。对50输出终端,由此产生的增益误差大约-5%。该配置的一个示例

是无缓冲的电压输出。

数字输入

AD768数字输入由16个数据输入插脚和一个时钟引脚组成16位并行数据输入遵循标准的正二进制编码，DB15是最高位(MSB)和DB0是最低有效位(LSB)。当所有数据位为逻辑1时，IOUTA产生

满刻度输出电流。IOUTB是互补输出，当所有数据位为逻辑0时输出满刻度。满刻度电流分离在两个输出之间作为输入代码的函数。

数字接口实现使用一个边沿触发主从锁存。DAC输出跟随时钟上升沿刷新,芯片可支持时钟频率高达40MSPS。时钟可以在任何占空系数下操作，但要符合规定的最小锁存脉冲宽度。设置和保存时间也可以是不同的时钟周期内但要满足指定的最低极限,虽然定位这些过渡的边缘可能会影响数字直通。数字输入阈值设置为CMOS兼容逻辑大约为正电源电压的一半。小输入电流要求允许简单接口于无缓冲CMOS逻辑。图11显示了等效价数字输入电路。

图210V到-1V无缓冲电压输出

DAC转换功能

AD768-典型性能曲线

AD768输出配置的应用

接下来这章节是说明AD768的一些典型输出配置。虽然大多数配置在所有情况下IOUTAIOUTB输出都能互换。除非另有说明,这是假定IREFIN和满刻度电流设置为标称值。

在应用中,需要指定的直流精度,适当的电阻的选择是必需的。电阻器除了绝对公差,电阻器还会自动发热导致意想不到的误差。为了达到最佳的INL,推荐采用缓冲电压输出如图23所示。在这个配置中,RFB电阻的自动发热可能导致增益变化,产生一个弓形INL曲线。但这种效应可以通过选择最小化低温系数电阻器来改善。

无缓冲的电压输出配置

图21显示了AD768的配置提供一个单极输出范围约为0V到-1V。标称满刻度的20mA电流流经50RL电阻器和DAC输出电阻(来自R-2R阶梯)1K并联,合计为47.6。这会产生理想的满刻度电压-0.952V对LADCOM。此外,DAC输出电阻1KW的公差为±20%，获得了满刻度增益±1%的变化。对于这个线性的增益误差变化结果,可以很容易地通过调整IREFIN来补偿。在这个配置中,重要的是要注意合规的输出的限制。最大的负电压合规是-1.2V,禁止使用100的负载产生0V-2V的输出振幅。一个额外的考虑是这是一个积分非线性模式操作。当电压输出节点变化时,有限的输出阻抗使DAC电流转向开关产生小的变化输出电流随输出电压同样产生变化,产生一个弓形的INL(大于8LSBS)。要达到最优INL性能,建议使用缓冲电压输出模图7外部降噪电容对比-3dB带宽

由于NR节点的敏感性，要考虑电容器的布局位置。电容器应安装在尽可能接近芯片引脚布线尽量最短的物理位置。为了这个目的，建议使用一个贴片电容。对于不要求在IREFIN的高频调制特性,建议电容器采用1μF从NR连接到VEE。如果基准输入是纯直流,采用多个电容器如1μF和0.1μF噪音可降到最小化,更有效地滤除高频和低频干扰。

模拟输出

AD768提供两个模拟输出；IOUTA对INL和DNL被修整到最佳性能，当全部数据为高时具有满刻度输出。在应用时需要规定的直流（dc)精度,应采IOUTA输出。IOUTB是互补型输出，当所有位为低时输出满刻度。IOUTA和IOUTB提供类似的动态性能。请参考图8和9典型INL和DNL的性能曲线。输出还可以使用差分互补方法。参考“应用AD768”章节，举例说明多种输出配置。

输出针对LADCOM的规定范围是-1.2V到+5.0V。电流引导输出级在这个范围内保持功能。操作超出最大规定范围可能会导致输出级饱和或击穿导致非线性性能。额定直流和ac性能规范的输出电压是0V到-1V。 功能描述

AD768是电流输出型DAC标称满刻度电流20mA和1K输出阻抗。差分输出提供支持单端或差分应用。DAC架构结合分段电流源馈给高端四大比特(MSBs)和1K组成R-2R梯状电阻较低的12位(LSB)。DAC电流源馈给激光修整薄膜电阻实现优秀直流线性。利用专有开关技术减少短脉冲干扰和实现最大化动态精度。 数字接口提供了CMOS兼容的边沿触发输入锁存，该接口容易连接CMOS逻辑和支持时钟频率高达40MSPS。芯片上集成温度补偿2.5V带隙基准驱动AD768使用一个外部电阻输入基准源电流。原理框图如图1所示，是一个简单的表示内部电路来帮助理解AD768的操作。DAC转换函数描述,随后详细描述每个关键电路部分。典型电路配置指示在AD768应用章节。 AD768可用于电流输出模式,输出连接到虚地,或采用电压输出模式输出连接一个外部电阻负载。

电流输出模式，

IOUT=(DACCODE/65536)×(IREFIN×4)

电压输出模式，

VOUT=IOUT×RLOAD//RLAD

注释：

DACCODE是DAC的十进制表示的输入代码;是一个在0到65535之间的整数。

IREFIN是电流应用于IREFIN管脚用，电流大小取决于VREF/RREF。

代替IOUT和IREFIN，

VOUT=–VREF×(DACCODE/65536)

×4×[(RLOADiRLAD)/RREF]

以上方程澄清AD768传递函数的重要方面;满刻度DAC的电流输出与输入电流成正比。电压输出函数是(RLOAD//RLAD)/RREF的比值,允许取消电阻漂移，这一特点是通过选择匹配电阻特性来获得。

基准源输入

IREFIN脚对REFCOM脚是一个低阻抗的电流输入节点。这个输入电流设置DAC电流源的大小,满刻度输出电流是加至芯片上2.5V基准源与外部500电阻器

从REFOUT脚连接到IREFIN脚能产生5mA的基准输入电流。如果需要,可以使用各种各样的外部基准电压，原则是基于选择一个适当的电阻器。然而,要维持稳定的参考放大器,在IREFIN脚连接的外部阻抗必须保持小于1K。

图2等效的基准源输入电路

IREFIN电流可以从1mA到7mA不同输入，随后将导致DAC按比例变化的满刻度电压。由于不同IREFIN输入电流DAC内的操作电流也不同,功耗也是如此。图3说明了这种关系。

图3功耗对比IREFIN电流 注意，AD768的最佳操作输入电流是5mA。在其他输入电流时线性和动态性能可能会有所退化。图4显示了输入电流典型的直流线性范围。图5显示了输入电流典型的SFDR(奈奎斯特)性能范围和时钟输入率1MHz的输出频率。

图4INL/DNL对比.IREFIN电流

图5SFDR(toNyquist)vs.IREFIN@

FOUT=1MHz

基准源输出

片内2.5V带隙基准源提供产生IREFIN电流，REFOUT到REFCOM必须连接一个外部电容0.1μF或更大来滤波。如果使用外部基准源，REFOUT应直接绑接到正电源电压VDD，这就有效地关闭内部基准，消除需要外部电容接到REFOUT。基准源指定驱动标称负载5mA但最好采用大于3倍的电流15mA。在重负载运行会降低电源调整率和基准电压精度。所以，当需 图8典型的INL性能

图9典型的DNL性能

电流在LADCOM到IREFIN成正比和

当输出连接到一个虚拟地时要精心配置独立的数字代码。使得任何有害的梯状接地电阻对线性度的影响达到最小化。为优化直流线性,IOUTA应该直接连接到一个虚拟地和IOUTB应连接到真实地。在章节中有一个例子是这种配置提供了“缓冲电压输出。”如果IOUTA直接驱动电阻负载,然后IOUTB端应该接一个相等的阻抗。这将确保电流流过LADCOM与数字代码保持不变,和为改善直流线性建议无缓冲的电压输出配置。

如图10所示,在每个输出终端有一个相等1K并联3pF的输出阻抗。如果输出

电压偏离正常阶梯电压,一个错误电流就 图10等效的模拟输出电路

流经这1K阻抗。这是一个不改变输入代码的线性效果，所以它看起来是一个增益错误。对50输出终端,由此产生的增益误差大约-5%。该配置的一个示例

是无缓冲的电压输出。

数字输入

AD768数字输入由16个数据输入插脚和一个时钟引脚组成16位并行数据输入遵循标准的正二进制编码，DB15是最高位(MSB)和DB0是最低有效位(LSB)。当所有数据位为逻辑1时，IOUTA产生

满刻度输出电流。IOUTB是互补输出，当所有数据位为逻辑0时输出满刻度。满刻度电流分离在两个输出之间作为输入代码的函数。

数字接口实现使用一个边沿触发主从锁存。DAC输出跟随时钟上升沿刷新,芯片可支持时钟频率高达40MSPS。时钟可以在任何占空系数下操作，但要符合规定的最小锁存脉冲宽度。设置和保存时间也可以是不同的时钟周期内但要满足指定的最低极限,虽然定位这些过渡的边缘可能会影响数字直通。数字输入阈值设置为CMOS兼容逻辑大约为正电源电压的一半。小输入电流要求允许简单接口于无缓冲CMOS逻辑。图11显示了等效价数字输入电路。

流经这1K阻抗。这是一个不改变输入代码的线性效果，所以它看起来是一个 图11等效的数字输入电路

数字输入信号到DAC模拟输出应该尽可能隔离。到DAC输入互连的距离应保持尽量短。如果数字线太长终端电阻可以提高性能。减少数字引线,输入就减少了毛刺干扰和振荡，也可以减少边缘的速度来进一步改善性能。