编码器与译码器 练习题

译码器和编码器译码器(Decoder)和编码器(Encoder)是数字系统中广泛使用的多输入多输出组合逻辑部件。

一. 译码器译码器的功能是对具有特定含义的输入代码进行"翻译"，将其转换成相应的输出信号。

译码器的种类很多，常见的有二进制译码器、二-十进制译码器和数字显示译码器。

1．二进制译码器(1) 定义二进制译码器:能将n个输入变量变换成2n个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。

(2) 特点●二进制译码器一般具有n个输入端、2n个输出端和一个(或多个)使能输入端。

●在使能输入端为有效电平时，对应每一组输入代码，仅一个输出端为有效电平，其余输出端为无效电平(与有效电平相反)。

●有效电平可以是高电平(称为高电平译码)，也可以是低电平(称为低电平译码)。

(3) 典型芯片常见的MSI二进制译码器有2-4线(2输入4输出)译码器、3-8线(3输入8输出)译码器和4-16线(4输入16输出)译码器等。

图7.7(a)、(b)所示分别是T4138型3-8线译码器的管脚排列图和逻辑符号。

图7.7 T4138译码器的管脚排列图和逻辑符图中， A2、A1、A0 ------ 输入端；Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7------- 输出端；S1,S2,S3 -------- 使能端，作用是禁止或选通译码器。

该译码器真值表如表7.1所示。

表7.1 T4138译码器真值表由真值表可知，当s1=1,s2+s3=0 时，无论A2、A1和A0取何值，输出Y0、…、Y7中有且仅有一个为0(低电平有效)，其余都是1。

2 .二-十进制译码器二-十进制译码器的功能:将4位BCD码的10组代码翻译成10个十进制数字符号对应的输出信号。

例如，常用芯片T331是一个将8421码转换成十进制数字的译码器，其输入A3～A0为8421码，输出Y0～Y9分别代表十进制数字0～9。

书中图4.18是否错了。

G2A 输入控制端习 题一、填空题1. 常用的译码器电路有二-四译码器、二-十进制译码器和三-八译码器。

2. 由发光二极管构成的七段数码管的两种接法分别为共阳极接法和共阴极接法。

3. 在优先编码器中，是优先级别高的编码排斥优先级别低的。

4. 消除组合逻辑电路竞争冒险的方法有引入选通脉冲、输出接滤波电容和修改逻辑设计等。

5. 如果对键盘上108个符号进行二进制编码，则至少要7位二进制数码。

6. 一个二进制译码器由n 个输入端，它的输出端最多有2n 个。

二、分析与设计题1. 写出题图4.1所示电路的输出信号表达式，并说明其功能。

题图4.1解：'')')')'(()')'(((B A AB B A B B A A Y +=+++++= 实现同或功能2. 分析题图4.2所示电路的逻辑功能。

解：B A AB AB B AB A Y '')')')'(()')'(((+== 实现异或功能3. 分析题图4.3所示电路的逻辑功能，并判断能否化简，若能，则化简，并修改逻辑设计。

解：C B BC C B C B BC C B BC C AB C B AB C A F ⊕=+=+=++=⊕++='')'''()'''''()'')'()''((能化简，化简结果为B 异或C 。

修改逻辑设计如图B CF题图4.2 题图4.34. 用与非门设计一个4变量的多数表决电路。

设输出为Y，当输入A、B、C、D有3个或3个以上为1时，输出为1，其他情况输出为0。

要求：列出真值表，写出输出逻辑表达式，画出逻辑电路图。

解：列真值表写出逻辑表达式)')'()'()'()'((''''BCDACDABDABCABCABDACDBCDABCDABCDDABCCDABBCDAY=+++=++++=画出逻辑电路图如图A B CDY5. 用与非门分别设计能实现下列代码转换的组合电路： （1）将8421BCD 码转换为余3代码。

第四章节4.1组合逻辑电路的分析自测练习1.组合逻辑电路的输出仅仅只与该时刻的（ 输入 ）有关，而与（ 电路原来所处的状态 ）无关。

2．下图中的两个电路中，图（ a ）电路是组合逻辑电路。

题2图3．如果与门的输入是A 、B ，与门的输出逻辑表达式是（ AB ）。

4．下表所示真值表表示的逻辑功能是（ 1位加法器 ）（1位加法器、1位减法器）。

题4真值表5．一组合逻辑电路如用两级或非门构成，则其逻辑表达式应写成（c ）：（a ）与-或式 （b ）非-与式 （c ）或-非式 （d ）或-与式6．下图所示的输出逻辑函数表达式F 1=( AB+C )，F 2=（ BC AB ）。

题6图 4.2组合逻辑电路的设计自测练习1．若用74LS00实现函数Ｆ＝AB，A 、B 分别接74LS00的4、5脚，则输出F 应接到74LS00的（ 6 ）脚。

2．74HC54芯片处于工作状态，如果其1、2、12、13脚分别接逻辑变量A 、B 、C 、D ，当 F 2 A B F 1 （a ） （b ）3~5脚，9~11脚都接逻辑0时，输出为（ CD AB + ）；而当3~5脚，9~11脚都接逻辑1时，输出又为（ 0 ）。

3．若要实现函数Ｆ＝（Ａ＋Ｅ）（Ｂ＋Ｄ），则用哪种芯片的数量最少（ b ）(a) 74LS00 (b) 74LS02 (c) 74HC58 (d) 74HC544．实现逻辑函数AC AB F +=可以用一个( 与或 )门；或者用( 三 )个与非门；或者用( 三 )个或非门。

5．下面真值表所对应的输出逻辑函数表达式为F=（∑)7,5,3,2(m ）。

题5真值表6．如果用74LS00实现图4-5所示的逻辑电路图，则相应的接线图为（ A 、B 接1、2脚 , 3、4脚短接，C 接5脚，A 、B 接9、10脚，8脚接12脚，6脚接13脚，F 接11脚 ）。

7．如果用74LS02实现图4-10所示的逻辑电路图，则相应的接线图为（A 、B 接2、3脚 , 1、5脚短接，C 接6脚，D 接8、9脚，10脚接12脚，4脚接11脚，F 接13脚 ）。

二、编码器和译码器1.编码器在数字电路中，用二进制代码表示特定含义的信息称为编码，编码器就是将有特定意义的输入数字信号、文字信号等编成相对应的若干位二进制代码形式输出的组合逻辑电路。

（1）普通编码器4线-2线编码器其四个输入0I 到3I 为高电平有效信号，输出是两位二进制代码10Y Y ,任何时刻03~I I 中只能有一个取值为1，并且有一组对应的二进制代码输出。

如果03~I I 中有2个或2个以上的取值同时为1时，输出会出现错误编码。

对于此类问题，可以用优先编码器解决。

（2）优先编码器在优先编码器电路中，允许同时输入两个或两个以上的编码信号。

设计优先编码器时，将所有输入信号按优先顺序排队，在同时存在两个或两个以上输入信号时，优先编码器只按优先级别高的输入信号编码，优先级别低的信号则不起作用。

图1所示，74148是一个8线-3线优先编码器。

74148A 1A 2A GSEOEI0I 1I 2I 3I 4I 5I 6I 7I 图174148优先编码器（3）二-十进制编码器二-十进制编码就是用4位二进制代码来表示0~9这十个数字。

如果任意取其中的十个状态并按不同的次序排列，则可以得到许多不同的编码。

2.译码器译码是编码的逆过程，在编码时，每一种二进制代码都赋予了特定的含义，即表示了一个确定的信号或者对象。

译码就是将每一组输入代码译为一个特定输出信号，以表示代码原意的组合逻辑电路。

一个n 位二进制代码可以有n 2个不同的组合，译码就是将n 个输入变量转换成n 2个输出函数，并且每个函数对应于n 个输入变量的一个最小项。

（1）二进制译码器将二进制代码的各种状态，按其原意翻译成对应输出信号的电路，叫二进制译码器。

（2）集成3线-8线译码器由图2可知，当0EN =时，八个与非门输入端被封死，使输出07~Y Y 均为1，此时译码器不工作；当11S =,230S S +=时，1EN =，八个与非门输入端被打开，译码器处于工作状态，此时由输入变量2A 、1A 、0A 来决定07~Y Y 的状态。

译码器组合控制电路设计习题解答任务6.2 互补接⼊译码器组合控制电路设计习题解答⼀、测试（⼀）判断题1、优先编码器是当多个输⼊端同时有信号时，电路只对其中优先级别最⾼的信号进⾏编码的编码器。

答案：T解题：优先编码器是当多个输⼊端同时有信号时，电路只对其中优先级别最⾼的信号进⾏编码的编码器。

2、⽤n位⼆进制代码对3n个信号进⾏编码的电路称为⼆进制编码器。

答案：F解题：⽤n位⼆进制代码对2的n次个信号进⾏编码的电路称为⼆进制编码器。

3、集成译码器分为⼆进制译码器、⼆—⼗进制译码器和显⽰译码器3种。

答案：T解题：集成译码器分为⼆进制译码器、⼆—⼗进制译码器和显⽰译码器3种4、在数字系统中，把⼆进制码按⼀定的规律编排，使每组代码具有特定的含义，称为编码。

答案：T解题：在数字系统中，把⼆进制码按⼀定的规律编排，使每组代码具有特定的含义，称为编码。

5、编码器是⼀个多输⼊多输出的组合逻辑电路。

答案：T解题：编码器是⼀个多输⼊多输出的组合逻辑电路。

6、译码器的译码输出不具有唯⼀性。

答案：F解题：译码器的译码输出具有唯⼀性。

7、译码器和编码器的功能是相反的。

答案：T解题：译码器和编码器的功能是相反的。

8、优先编码器只对多个输⼊编码信号中优先权最⾼的信号进⾏编码。

答案：T解题：优先编码器只对多个输⼊编码信号中优先权最⾼的信号进⾏编码。

9、由于⼆进制译码器的各个输出分别表⽰输⼊变量最⼩项的反变量，所以不可以利⽤译码器实现组合逻辑电路设计。

答案：T解题：由于⼆进制译码器的各个输出分别表⽰输⼊变量最⼩项的反变量，所以可以利⽤译码器实现组合逻辑电路设计。

10、按照编码⽅式不同，编码器可分为普通编码器和优先编码器；按照输出代码种类的不同，可分为⼆进制编码器和⾮⼆进制编码器。

答案：T解题：按照编码⽅式不同，编码器可分为普通编码器和优先编码器；按照输出代码种类的不同，可分为⼆进制编码器和⾮⼆进制编码器。

（⼆）选择题1、输⼊n位⼆进制代码的译码器输出端个数为（）。