51单片机中断系统含动态演示.

CPU在每一个机器周期得S5P2期间对P3、 3引脚采样,若P3、3为低电平,则使IE1置1,否 则IE1清0。
5、2、2 MCS-51单片机得中断源
IT1=1,外中断1为下降沿触发 采样:CPU在每一个机器周期得S5P2期间 对P3、3引脚采样,若上一个机器周期检测为 高电平,紧挨着得下一个机器周期为低电平,则 使IE1置1。 IT0:外中断0触发方式控制位。
CPU主要就是通过标志寄存器、控制 寄存器、优先级寄存器对中断源进行管
5、2、2 MCS-51单片机得中断源
(1)与中断标志相关得SFR
主要有:定时器/计数器T0、T1控制寄 存器TCON
串行口控制寄存器SCON 定时器/计数器2控制寄存器T2CON(第 6章介绍) (2)中断控制寄存器:TCON、IE (3)中断优先级寄存器:IP
DMA释放总线:当一批数据传送后, DMA控制器再向CPU发出“结束总线请 求”,CPU响应请求,收回总线使用权。
DMA方式速度高、效率高,可以与CPU 并行工作。
5、1、2 中断得相关概念
1、中断得概念
CPU在正常运行得时候, 外部或者内部发生了请求 CPU迅速去处理得事件,CPU 暂时中断当前得程序,去处理 所发生得事件,处理完事件后, 再返回到原来被中断得程序 继续运行。此过程称为中断。
图5-3 定时器得控制寄存器
TCON可位寻址。复位后TCON=00H。 TF1(TCON、7):T1溢出标志位
当T1计满溢出时,由内部硬件置位; 中断响应后自动清 0。
5、2、2 MCS-51单片机得中断源
TF0:T0溢出标志位 功能同TF1。
IT1:外中断1触发方式设置位 IT1=0,外中断1为低电平触发
5、1、1 微机得输入/输出方式

2）一种中断源（无论是高优先级或低优先级）一旦得 到响应，就不会被同级的中断源所中断；
3）低优先级的中断源和高优先级的中断源同时产生中 断请求时，系统先响应高优先级的中断请求，后响应低优 先级的中断请求；
8
4）多个同级的中断源同时产生中断请求时，系统按照默 认的顺序先后予以响应，5个中断默认优先级见表4-1。
12
直至该中断信号被检测到。同时在中断返回前必须变为电 平，否则会再次产生中断。概括地说，IT0＝1时INT0的中 断请求信号是脉冲后沿（负脉冲）有效，P3.2从1变为0时 系统认为INT0有中断请求；IT0＝0时，INT0的中断请求信 号是低电平有效，即P3.2保持为0时系统认为INT0有中断 请求。
TF0，定时器/计数器T0的溢出中断请求标志位。 当T0开始计数后，从初值开始加1计数，在计满产生 溢出时，由硬件使置位TF0，向CPU请求中断，CPU响 应中断时，硬件自动将TF0清零。如果采用软件查询 方式，则需要由软
16
件将TF0清零。因此，系统是通过检查TF0的状态来确定T0 是否有中断请求。TF0＝1表示T0有中断请求，TF0＝0时则 没有。
14
端输入低电平，则置位IE0。采用电平触发时，输入到 INT0端的外部中断信号必须保持低电平， IT0＝1时表示 有中断请求，IT0＝0时则没有中断请求。下面INT1的情况 类似，不再重复说明。
15
IT1，外部中断1（INT1）的触发方式控制位。其 意义和IT0相同。
IE1，外部中断1的中断请求标志位。其意义和 IE0相同。
嵌入式单片机方向—单片机C语言程序项目设计
项目4 单片机的中断系统
1
4.1 任务说明
本节为理论内容，重点掌握单片机的中断类型、控制方 式以及应用，单片机共有5个中断源，两级优先级控制，在 以后的项目实践中，我们要用到定时器中断、外部中断和串 行中断。

中断系统结构示意图如下图所示：
PPT课件
8
P140
PPT课件
9
●中断请求源
五个中断请求源 ：
（1）INT0*—外部中断请求0，由 引 脚 INT0* 输 入 ， 中 断 请 求 标 志 为IE0。
（2）INT1*—外部中断请求1，由 引 脚 INT1* 输 入 ， 中 断 请 求 标 志 为IE1。
PPT课件
2
中断的概念
CPU正在执行程序时，单片机外部或 内部发生的某一事件，请求CPU迅速去 处理。
CPU暂时中止当前的工作，转到中断 服务处理程序处理所发生的事件。
处理完该事件后，再回到原来被中止的 地方，继续原来的工作，这称为中断。
中断方式优点：大大地提高了CPU的
工作效率。
PPT课件
3
●能够实现中断处理功能的部件称为 中断系统。 ●产生中断的请求源称为中断请求源。 ●中断源向CPU提出的处理请求，称为 中断请求(或中断申请)。 ● CPU暂时终止自身的事务，转去处 理中断事件的过程，称为CPU的中断响 应过程。
1、中断函数的定义形式如下：
void 函数名(void ) interrupt m [using n] { 说明语句
执行语句 }
说明：m的取值为0-31，对应单片机的中断号
0-外部中断0
3-定时器/计数器1
1-定时器/计数器0 4-串行口中断
2-外部中断1
5-定时器/计数器2
PPT课件
48
2、using n修饰符的使用
例33
例6-2 设置IP寄存器的初始值，使2个外中断请 求为高优先级，其它中断请求为低优先级。
（1）用位操作指令 SETB PX0 ；2个外中断为高优先级 SETB PX1 CLR PS ；串口为低优先级中断 CLR PT0 ；T0低优先级中断 CLR PT1 ；T1低优先级中断

5.2 MCS-51单片机的中断系统 有5个中断请求源，两个中断优先级，可两级嵌套。 MCS-51单片机的中断系统结构示意图，如图5-3所示。
5.2.1 中断源及中断入口
中断源是指能发出中断请求，引起中断的装置或事件。 MCS-51单片机共有5个中断源，其中2个为外部中断源，3 个为内部中断源：
CPU处理事件的过程，称为CPU的中断响应过程。
图5-1中断流程图所示。 对事件的整个处理过程， 称为中断处理（或中断 服务）。
能够实现中断处理功能的部件称为中断系统；产生中断 的请求源称为中断请求源。中断源向CPU提出的处理请 求，称为中断请求(或中断申请)。进入中断→保护现场 →中断处理恢复现场 →中断返回
MOV IP，#00010100B；
需要指出的是，若置5个中断源全部为高优先级，就等于 不分优先级。
MCS-51单片机响应中断的基本原则如下： 1）低优先级中断可被高优先级中断请求所中断，反之则不 能。 2）在同一优先级中（不管是高优先级或低优先级），某个 中断一旦得到响应，与它同级的中断请求就不能再中断它。 CPU同时接收到几个中断时，首先响应优先级最高的中断请 求。如果同级的多个中断请求同时出现，则按CPU查询次序 确定的中断优先权排队来响应，其确定的查询次序见表5.6。 由此可见，各中断源在同一个优先级的条件下，外部中断0 的中断优先权最高，串行口中断优先权最低。
5.3.1 中断响应 1．CPU的中断响应条件 CPU响应中断的条件主要有以下几点： 1）由中断源发出中断申请。 2）中断总允许位EA＝1，即CPU允许所有中断源申请中断。 3）申请中断的中断源的中断允许位为1，即此中断源没有被屏
蔽，可以向CPU申请中断。 以上是CPU响应中断的基本条件。若满足，CPU一般会响应中 断，但如果有下列任一种情况存在，中断响应即被封锁。