8B10B编码表

B10B编码表(总4页)

-CAL-FENGHAI.-(YICAI)-Company One1

-CAL-本页仅作为文档封面，使用请直接删除 特殊字符编码

特殊字符名称 RD-取值

16进制 RD+取值

（abcdei fghj）

K28.0（1C） 0BC 343

K28.1（3C） 27C 183

K28.2（5C） 2BC 143

K28.3（7C） 33C 0C3

K28.4（9C） 13C 2C3

K28.5（BC） 17C 283

K28.6（DC） 1BC 243

K28.7（FC） 07C 383

K23.7（F7） 057 3A8

K27.7（FB） 05B 3A4

K29.7（FD） 05D 3A2

K30.7（FE） 05E 3A1

正常数据编码

字符 8b 10b

（RD-） 10b

（RD+） 字符 8b 10b

（RD-） 10b

（RD+）

D00.0 0 0B9 346 D00.1 20 279 246

D01.0 1 0AE 351 D01.1 21 26E 251

D02.0 2 0AD 352 D02.1 22 26D 252

D03.0 3 363 0A3 D03.1 23 263 263

D04.0 4 0AB 354 D04.1 24 26B 254

D05.0 5 365 0A5 D05.1 25 265 265

D06.0 6 366 0A6 D06.1 26 266 266

D07.0 7 347 0B8 D07.1 27 247 278

D08.0 8 0A7 358 D08.1 28 267 258

D09.0 9 369 0A9 D09.1 29 269 269

D10.0 A 36A 0AA D10.1 2A 26A 26A

D11.0 B 34B 08B D11.1 2B 24B 24B

D12.0 C 36C 0AC D12.1 2C 26C 26C

２０１１年９月１５日　第３４卷第１８期　现代电子技术　Ｍｏｄｅｒｎ　Ｅｌｅｃｔｒｏｎｉｃｓ　Ｔｅｃｈｎｉｑｕｅ　Ｓｅｐ．２０１１　ＶｏＩ＿３４　ＮＯ．１８　

ＵＳＢ　３．０中８　ｂ／１　０　ｂ编解码器的设计　

徐进，马　琪　

（杭州电子科技大学微电子ＣＡＤ研究所，浙江杭州　３１００３７）　

摘　要：为了在ＵＳＢ　３．０中实现数据的８　ｂ／１０　ｂ编解码，采用了查找表法和组合逻辑相结合的方法，把８　ｂ／ｌＯ　ｂ编解码　分解成５　ｂ／６　ｂ编解码和３　ｂ／４　ｂ编解码，用Ｖｅｒｉｌｏｇ　ＨＤＬ语言实现了算法的描述，并通过了Ｍｏｄｅｌｓｉｍ仿真，然后在ＦＰＧＡ　上实现了具体的硬件电路。采用５００　ＭＨｚ的时钟信号，经过测验满足了ＵＳＢ　３．０的传输速率５　Ｇｂ／ｓ。该创新方法使用了　少量逻辑，实现了８　ｂ／１０　ｂ编解码器，并且满足ＵＳＢ　３．０高速数据传输的要求。　关键词：ＵＳＢ　３．０；８　ｂ／１０　ｂ编解码；ＲＴＬ设计；仿真验证　中图分类号：ＴＮ４９２—３４　文献标识码：Ａ　文章编号：１００４—３７３Ｘ（２Ｏｌ１）１８—０００９—０３　

Ｄｅｓｉｇｎ　ｏｆ　８　ｂ／ｌＯ　ｂ　ＣＯＤＥＣ　ｉｎ　ＵＳＢ３．０　

Ｘｕ　Ｊｉｎ，ＭＡ　Ｑｉ　（Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ　ＣＡＤ　Ｉｎｓｔｉｔｕｔｅ，Ｈａｎｇｚｈｏｕ　Ｄｉａｎｚｉ　Ｕｎｉｖｅｒｓｉｔｙ，Ｈａｎｇｚｈｏｕ　３１００３７，Ｃｈｉｎａ）　

Ａｂｓｔｒａｃｔ：Ｉｎ　ｏｒｄｅｒ　ｔＯ　ａｃｈｉｅｖｅ　ｔｈｅ　８　ｂ／ｌＯ　ｂ　ｄａｔａ　ｃｏｄｉｎｇ　ａｎｄ　ｄｅｃｏｄｉｎｇ　ｉｎ　ｔｈｅ　ＵＳＢ３．０　ｓｙｓｔｅｍ，ａ　ｍｅｔｈｏｄ　ｏｆ　ｃｏｍｂｉｎｉｎｇ　ｔｈｅ　ｌｏｏｋｕｐ　ｔａｂｌｅ　ｍｅｔｈｏｄ　ａｎｄ　ｔｈｅ　ｃｏｍｂｉｎａｔｉｏｎａｌ　ｌｏｇｉｃ　ｉｓ　ａｄｏｐｔｅｄ　ｔｏ　ｄｅｃｏｍｐｏｓｅ　ｔｈｅ　８　ｂ／ｌｏ　ｂ　ＣＯＤＥＣ　ｉｎｔｏ　５　ｂ／６　ｂ　ａｎｄ　３　ｂ／４　ｂ　ＣＯ—　ＤＥＣ．Ｔｈｅ　ａｌｇｏｒｉｔｈｍ　ｄｅｓｃｒｉｐｔｉｏｎ　ｉｓ　ｒｅａｌｉｚｅｄ　ｂｙ　Ｖｅｒｉｌｏｇ　ＨＤＬ　１ａｎｇｕａｇｅ．Ｍｏｄｅｌｓｉｍ　ｓｉｍｕｌａｔｉｏｎ　ｗａｓ　ｐｅｒｆｏｒｍｅｄ．Ａ　ｓｐｅｃｉｆｉｃ　ｈａｒｄ—　ｗａｒｅ　ｃｉｒｃｕｉｔ　ｗａｓ　ａｃｈｉｅｖｅｄ　ｉｎ　ＦＰＧＡ．Ｔｈｅ　ｔｅｓｔｉｎｇ　ｒｅｓｕｌｔ　ｉｎｄｉｃａｔｅｓ　ｔｈａｔ　ｉｔ　ｃａｎ　ｍｅｅｔ　ｔｈｅ　ｔｒａｎｓｍｊｉｓｓｉｏｎ　ｒａｔｅ　ｏｆ　５　Ｇｂ／ｓ　ｃｏｎｆｉｎｅｄ　ｂｙ　ＵＳＢ３．０　ｄｕｅ　ｔＯ　ｔｈｅ　ａｐｐｌｉｃａｔｉｏｎ　ｏｆ　５００ＭＨｚ　ｃｌｏｃｋ　ｓｉｇｎａ１．Ｔｈｉｓ　ｉｎｎｏｖａｔｉｖｅ　ｍｅｔｈｏｄ　ｕｓｅｓ　ａ　ｓｍａｌｌ　ａｍｏｕｎｔ　ｏｆ　ｌｏｇｉｃ　ｔＯ　ａｃｈｉｅｖｅ　ｔｈｅ　８　ｂ／１０　ｂ　ＣＯＤＥＣ　ａｎｄ　ｍｅｅｔ　ｔｈｅ　ｈｉｇｈ—ｓｐｅｅｄ　ｄａｔａ　ｔｒａｎｓｍｉｓｓｉｏｎ　ｒｅｑｕｉｒｅｍｅｎｔｓ　ｏｆ　ＵＳＢ３．０．　Ｋｅｙｗｏｒｄｓ：ＵＳＢ３．０；８　ｂ／ｌＯ　ｂ　Ｃ０ＤＥＣ；ｄｅｓｉｇｎ　ｏｆ　ＲＴＬ；ｓｉｍｕｌａｔｉｏｎ　ａｎｄ　ｖｅｒｉｆｉｃａｔｉｏｎ　

第７卷第１８期２００７年９月　

１６７１—１８１９（２００７）１８．４６１１—０６　科学技术与工程　

Ｓｃｉｅｎｃｅ　Ｔｅｃｈｎｏｌｏｇｙ　ａｎｄ　Ｅｎｇｉｎｅｅｒｉｎｇ　Ｖｏ１．７　Ｎｏ．１８　Ｓｅｐ．２００７　

⑥２００７　Ｓｃｉ．Ｔｅｃｈ．Ｅｎｇｎｇ．　

８Ｂ／１０Ｂ解码器设计　

温龙樊晓桠　

（西北工业大学软件与微电子学院，西安７１００６５）　

摘要　介绍了８Ｂ／１０Ｂ解码技术，提出了一种简单、实用的８Ｂ／１０Ｂ解码器的实现方法。它能把接收到的１０Ｂ数据还原为原　

始的８Ｂ数据或特殊字符，还加入了数据输出通路选择电路、特殊字符判定电路、数据极性运算电路、校验数据电路和违规码　

类型判定电路。为得到高速的解码处理速度，电路设计中采用数据解码并行处理的拓扑结构来实现。　

关键词编码８Ｂ／１０Ｂ解码　直流平衡　数据极性　

中图法分类号ＴＰ３２１；　文献标识码Ａ　

８Ｂ／１０Ｂ编码是由ＩＢＭ公司开发，把８位并行数　

据转换成串行传输使用的１０位数据。８Ｂ／１０Ｂ编　

码保证了１和０的相对平衡组合，避免了直流漂移，　

而且与数据值无关，降低了接收机成本。编码提供　

的其他位还促进了误码检测。８Ｂ／１０Ｂ编码提供了　

构建串行通信使用的一套基础数据和控制字符。　

８Ｂ／１０Ｂ编解码后的数据具有良好的串行传输性能，　

更有利于时钟数据恢复，因而在高速的串行数据传　

输中被广泛地应用。　

１基本功能描述与原理框图　

在高速串行数据传输系统中，接收器芯片里需要　

设计８Ｂ／１０Ｂ解码电路来满足系统的需要。８Ｂ／１０Ｂ　

解码电路的基本原理是将１０位数据分为４位和６位　

两个部分，分别解码而将其变成３位和５位组成新的　

传输数据用于高速串行传输。设计的接收电路需完　

成基本的解码功能之外，还需要考虑到根据８Ｂ／１０Ｂ　

编码规则对接收的数据进行校验和满足系统的要求。　

首先在电路中考虑到解码电路在某些系统中会被旁　

路而设计了解码电路旁路控制电路；再根据８Ｂ／１０Ｂ　

6．引脚说明

使用类型代码：P=电源、G=地、I=输入电路、O=输出电路、Pu=内部上拉75KΩ电阻、Pd=内部下拉75KΩ电阻

6.1 SMII接口（Port0-23）

符号 类型 引脚 描述

P0TXD

P1TXD

P2TXD

P3TXD

P4TXD

P5TXD

P6TXD

P7TXD

P8TXD

P9TXD

P10TXD

P11TXD

P12TXD

P13TXD

P14TXD

P15TXD

P16TXD

P17TXD

P18TXD

P19TXD

P20TXD

P21TXD

P22TXD

P23TXD O 5

7

9

13

16

18

20

26

29

31

35

37

40

42

46

51

54

56

58

62

67

69

71

73 SMII发送数据输出：

SMII传输10位串行字节每个字都包含一个数据字节（4B编码数据两个半字节）和2个状态位

SMII使用一个全球性的参考时钟频率125 MHz

输入时钟和同步帧信号

SMII数据输入引脚，端口0〜7接收数据同步SYNC_0_7和REFCLK_0_7引脚

端口8〜15接收数据同步SYNC_8_15和REFCLK_8_15引脚

端口16〜23接收数据同步SYNC_16_23和REFCLK_16_23引脚

P0RXD

P1RXD

P2RXD

P3RXD

P4RXD

P5RXD

P6RXD

P7RXD

P8RXD

P9RXD

P10RXD

P11RXD

P12RXD

P13RXD

P14RXD I 6

8

10

14

17

19

21

27

30

32

36

38

41

43

47 SMII接收数据输入：

SMII数据输入引脚，端口0〜7接收数据同步SYNC_0_7和REFCLK_0_7引脚

端口8〜15接收数据同步SYNC_8_15和REFCLK_8_15引脚