常见的组合逻辑电路
一、引言
组合逻辑电路是由多个逻辑门组成的电路，它们根据输入信号的不同组合，产生不同的输出信号。在现代电子技术中，组合逻辑电路被广泛应用于数字电路、计算机系统、通信系统等领域。本文将介绍几种常见的组合逻辑电路及其工作原理。
二、多路选择器（MUX）
多路选择器是一种常见的组合逻辑电路，它具有多个输入端和一个输出端。根据控制信号的不同，选择器将其中一个输入信号传递到输出端。例如，一个4选1多路选择器有4个输入端和1个输出端，根据2个控制信号可以选择其中一个输入信号输出。多路选择器常用于数据选择、多输入运算等场合。
三、译码器（Decoder）
译码器是一种将输入信号转换为对应输出信号的组合逻辑电路。常见的译码器有2-4译码器、3-8译码器等。以2-4译码器为例，它有2个输入信号和4个输出信号。根据输入信号的不同组合，译码器将其中一个输出信号置为高电平，其他输出信号置为低电平。译码器常用于地址译码、显示控制等应用。
四、加法器（Adder）
加法器是一种用于实现数字加法运算的组合逻辑电路。常见的加法器有半加器、全加器等。半加器用于两个1位二进制数的相加，而全加器用于多位二进制数的相加。加法器通过多个逻辑门的组合，将两个二进制数进行相加，并输出相应的和与进位。加法器广泛应用于数字电路、计算机算术单元等领域。
五、比较器（Comparator）
比较器是一种用于比较两个数字大小关系的组合逻辑电路。常见的比较器有2位比较器、4位比较器等。以2位比较器为例，它有两组输入信号和一个输出信号。当两组输入信号相等时，输出信号为高电平；当第一组输入信号大于第二组输入信号时，输出信号为低电平。比较器常用于数字大小判断、优先级编码等应用。
六、编码器（Encoder）
编码器是一种将多个输入信号转换为对应输出信号的组合逻辑电路。常见的编码器有2-4编码器、8-3编码器等。以2-4编码器为例，它有2个输入信号和4个输出信号。根据输入信号的不同组合，编码器将其中一个输出信号置为高电平，其他输出信号置为低电平。编码器常用于信号编码、传感器接口等应用。
第三章 常用组合逻辑模块及其应用
3.1 实训概要
3.1.1 实训总体要求
由于中规模组合逻辑器件的产品种类繁多，使用方便可靠，因而得到了广泛的应用。中规模组合逻辑器件常用的有译码器、数据选择器、数据分配器和编码器等，学生必须学会查阅器件手册和阅读技术资料，以了解将要使用的器件的工作原理及逻辑功能；掌握多片中规模组合逻辑器件级联和功能扩展技术。实训的总体要求是借助于器件技术资料，尤其是器件的功能表，能正确使用这些器件，并能运用设计技巧来设计电路，正确接线，完成实训任务要求的功能。
3.1.2 实训重点
借助于器件手册提供的功能表和技术资料，合理设计、正确接线。通过实训案例来介绍这些基本电路的逻辑功能及应用。学会中规模组合逻辑电路的分析方法、设计方法、组装和测试方法。
3.1.3 实训知识准备
在本章实训之前，要求学生理解了译码器和数据选择器的工作原理和逻辑功能，能熟练地掌握其功能表和各器件的输入、输出端的功能，并且能正确地使用，应用组合逻辑部件设计组合逻辑电路。
3.1.4 实训考核标准
根据设计的电路，正确接线，通过观察输出现象，与理论分析结果比较，要求结果一致。 3.2 实训案例操作分析
本章实训案例操作分析可参见第二章2.2节。
3.3 组合逻辑电路的设计与测试
3.3.1 实训目的
1、掌握组合逻辑电路的设计与测试方法
3.3.2 实训原理
1、使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计组合电路的一般步骤如图3.3.1所示。
图3.3.1 组合逻辑电路设计流程图
根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。 根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。
2、 组合逻辑电路设计举例
用“与非”门设计一个表决电路。当四个输入端中有三个或四个为“1”时，输出端才为“1”。 设计步骤：根据题意列出真值表如表3.3.1所示，再填入卡诺图表3.3.2中。
在中等规模的组合逻辑电路设计中，有几种常见的逻辑器件可供选择。以下是一些常用的中规模组合逻辑器件：
1. TTL（Transistor-Transistor Logic，晶体管-晶体管逻辑）：TTL是一种广泛使用的数字逻辑家族，其包括多种子系列，如74xx系列、74LSxx系列、74ALSxx系列等。TTL逻辑器件通常使用双极型晶体管和二极管构成，具有较高的速度和较低的功耗。
2. CMOS（Complementary Metal-Oxide-Semiconductor，互补金属氧化物半导体）：CMOS是另一种常见的数字逻辑家族，具有低功耗、高噪声抑制、较高的集成度和较广的工作电压范围等特点。CMOS逻辑器件通常可以使用CD4000系列或74HC系列等。
3. PAL（Programmable Array Logic，可编程阵列逻辑）：PAL是一种可编程的逻辑器件，通过配置内部的与门阵列和或门阵列，可以实现特定的逻辑功能。PAL器件通常用于中等规模的逻辑设计，其配置可以通过编程器进行编程。
4. GAL（Generic Array Logic，通用阵列逻辑）：GAL是一种可编程逻辑器件，类似于PAL，但具有更高的逻辑单元密度和更灵活的编程选项。GAL器件通常具有更大的逻辑容量和更高的速度。
5. FPGA（Field-Programmable Gate Array，现场可编程门阵列）：FPGA是一种灵活的可编程逻辑器件，可以在硬件级别上实现任意逻辑功能。FPGA器件可通过编程实现中等规模的逻辑设计，具有高度的可重构性和可定制性。
这些逻辑器件在中等规模的数字逻辑设计中被广泛使用，具有不同的特点和应用场景。选择适合特定设计需求的逻辑器件需要考虑因素包括功耗、速度、集成度、可编程性以及成本等。
组合逻辑功能器件
常 用 组 合 逻 辑 功 能 器 件
4.1 编 码 器
如果将“0”、“1”按一定规律编排在一起，组成不同的代码，反映不同的物理状态，且代码和物理状态有着一一对应的关系，这个过程称为编码，能完成编码任务的电路称编码器。 编码：赋予二进制代码特定含义的过程称为编码
如：8421BCD 码中用1000表示数字8
如：ASCII 码中用100 0001表示字母A 等
编码器：具有编码功能的逻辑电路。
编码器的逻辑功能：能将每一组输入信息变换为相应二进制的代码输出。
如4线-2线编码器：将输入的4个状态分别编成4个2位二进制数码输出； 如8-3编码器：将输入的8个状态分别编成8个3位二进制数码输出；
如BCD 编码器：将10个输入分别编成10个4位8421BCD 码输出。
编码器的分类：普通编码器、优先编码器
4.1.1 普通编
码器：普通编码器对输入要求比较苛刻，任何时刻只允许一个输入信号有效，即输入信号之间是有约束的。
1. ４线—２线编码器:４个输入端，２
个输出端。
（1） 电路图如图
（2）逻辑框图
I I I I 0
1
电路图
逻辑框图
（3）表达式：
（4）真值表
2．键盘输入8421BCD 码编码器
（1） 电路图 3 21032100I I I I I I I I Y +=
GS
D
C
B
A （2）功能表 4.1.2优先编码器
优先编码器的提出：如果有两个或更多输入信号有效，将会出现输出混乱。必须根据轻重缓急，规定好这些外设允许操作的先后次序，即优先级别。识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。
优先编码器——允许同时输入两个以上信号，并按优先级输出。
1．4 线─2 线优先编码器（设计）
（1）列出功能表
（2）写出逻辑表达式
（3）画出逻辑电路 2. 优先编码器74148
（1）逻辑电路
3321I I I Y +=33210I I I I Y += A 2 A 1 A 0
