下载文档原格式
《VHDL硬件描述语言》课程教学大纲课程代码：ABJD0414课程中文名称: VHDL硬件描述语言课程英文名称：Very-High-Speed Integrated Circuit HardwareDescription Language课程性质：必修课程学分数：2学分课程学时数：32学时授课对象：自动化专业本课程的前导课程：电路，模拟电子，C语言程序设计一、课程简介本课程是电类专业的专业基础课，要求学生通过本课程的学习和实验，初步掌握常用EDA工具的使用方法、FPGA的开发技术以及VHDL语言的编程方法。
能比较熟练地使用QuartusII等常用EDA软件对FPGA和CPLD作一些简单电路系统的设计，同时能较好地使用VHDL语言设计简单的逻辑电路和逻辑系统，学会行为仿真、时序仿真和硬件测试技术，为现代EDA工程技术的进一步学习，ASIC器件设计以及超大规模集成电路设计奠定基础。
作为一门专业基础课，除了为现代电子线路课程，软件无线电课程奠定理论和实践方面的基础外，还是其他一些课程的先修课，如微电子导论、现代ASIC设计、硬件描述语言仿真/综合器设计、大规模集成电路设计等。
二、教学基本内容和要求（一）概论介绍现代EDA技术，VHDL概况，介绍自顶向下的系统设计方法以及FPGA和CPLD的基本技术，要求对现代EDA技术及实现工具的使用方法和发展情况有一初步了解。
重点与难点：EDA技术的设计工具（二）EDA设计流程及工具首先介绍基于EDA软件的FPGA/CPLD开发流程和ASIC设计流程，然后分别介绍与这些设计流程中各环节密切相关的EDA工具软件，最后简述QuartusII的基本情况和IP。
重点与难点：EDA仿真设计流程。
（三）FPGA/CPLD结构与应用主要介绍几类常用的大规模可编程逻辑器件的结构和工作原理。
对CPLD的乘积项原理和FPGA的查找表原理分别进行剖析。
最后介绍相关的编程下载和测试技术。
重点与难点：FPGA/CPLD的工作作原理及编程技术。
一、实验目的
1.学会使用VHDL语言并熟悉；
用VHDL语言完成2选1多路选择器设计和8位硬件加法器VHDL设计；
2.
二．实验设备：
名称规格数量
计算机586及以上1台
Quartus II软件 6.0以上
三、实验内容及步骤
1.利用VHDL语言完成2选1多路选择器的设计
1）.打开Quartus II新建打开VHDL界面，输入程序，并保存名为mux21a.vhdl，程序如图3－1：
图3－1VHDL语言描述
在窗口中点击compile,编译成功如图3－2:
图3－2
2). 编译成功后，新建波形文件。
将上述描述语言进行波形仿真。
编译成功如图3－3，仿真波形如下图3－4
图3－3
图3－4仿真波形图
由此可得到结构图，如图3－5
图3－5
8位硬件加法器的VHDL设计
1.如同2选1多路选择器的设计类似，输入VHDL描述语言，保存到adder8b 工程中。
描述语言如下图3-6
图3-6
2.编译成功后，新建波形文件。
将上述描述语言进行波形仿真。
仿真波形如下图3-7
图3－7
通过对波形的分析可知，达到设计目的。
四、实验小结
1.多路选择器是典型的组合电路，应该熟悉它们。
2.通过此次实验，可知主要考察通过VHDL语言编译器件的能力，因此对语言的描述一定要到位。
3.通过本次实验对VHDL描述语言的语法又有了更进一步的认识和熟悉，从整体上把握VHDL程序的基本结构和设计特点，为以后编辑大型器件奠定了厚实的基础。
1引言随着社会的发展，科学技术也在不断的进步。
计算机从先前的采用半导体技术实现的计算器到现在广泛应用的采用高集成度芯片实现的多功能计算器。
计算机电路[1]是计算机的重要组成部分，了解计算机电路的知识是促进计算机的发展的先决条件。
而编码器和译码器是计算机电路中的基本器件，对它们的了解可以为以后的进一步深化研究打下一个良好的基础。
在硬件电子电路设计领域中，VHDL语言[2]则是EDA的关键技术之一。
VHDL语言具有强大的语言结构，可用明确的代码描述复杂的控制逻辑设计，并且具有多层次的设计描述功能，支持设计库和可重复使用的元件的生成。
近十几年来，EDA技术获得飞速发展。
它以计算机为平台，根据硬件描述语言VHDL，自动地完成逻辑编辑、化简分割、综合及优化，布局布线，仿真直至对特定目标芯片的适配编译，逻辑映射和编程下载等工作。
在本设计主要介绍的是一个基于超高速硬件描述语言VHDL对计算机电路中编码器和译码器进行编程实现。
本设计主要介绍的是一个基于超高速硬件描述语言VHDL对计算机电路中编码器和译码器进行编程实现。
1.1 课程设计的目的本次设计的目的就是通过实践掌握计算机组成原理的分析方法和设计方法，了解EDA技术并掌握VHDL硬件描述语言的设计方法和思想。
以计算机组成原理为指导，通过学习的VHDL语言结合电子电路的设计知识理论联系实际，掌握所学的课程知识和基本单元电路的综合设计应用。
通过对基于VHDL的编码器和译码器的设计，巩固和综合运用所学知识，提高IC设计能力，提高分析、解决计算机技术实际问题的独立工作能力。
1.2 课程设计的基本内容根据计算机组成原理[3]中组合逻辑电路设计的原理，利用VHDL设计计算机电路中编码器和译码器的各个模块，并使用EDA 工具对各模块进行仿真验证和分析。
（1）熟悉编码器、译码器的工作原理，合理利用各种软硬件资源。
本设计编码器由八-三优先编码器作为实例代表，而译码器则包含三-八译码器和二-四译码器两个实例模块组成。
vhdl是什么意思vhdl是什幺意思 VHDL 语言的英文全名是Very High Speed Integrated Circuit Hardware DescripTIon Language ，即超高速集成电路硬件描述语言。
HDL 发展的技术源头是：在HDL 形成发展之前，已有了许多程序设计语言，如汇编、C 、Pascal 、Fortran 、Prolog 等。
这些语言运行在不同硬件平台和不同的操作环境中，它们适合于描述过程和算法，不适合作硬件描述。
CAD 的出现，使人们可以利用计算机进行建筑、服装等行业的辅助设计，电子辅助设计也同步发展起来。
在从CAD 工具到EDA 工具的进化过程中，电子设计工具的人机界面能力越来越高。
在利用EDA 工具进行电子设计时，逻辑图、分立电子原件作为整个越来越复杂的电子系统的设计已不适应。
任何一种EDA 工具，都需要一种硬件描述语言来作为EDA 工具的工作语言。
这些众多的EDA 工具软件开发者，各自推出了自己的HDL 语言。
HDL发展的社会根源是：美国国防部电子系统项目有众多的承包公司，由于各公司技术路线不一致，许多产品不兼容，他们使用各自的设计语言，使得甲公司的设计不能被乙公司重复利用，造成了信息交换困难和维护困难。
美国政府为了降低开发费用，避免重复设计，国防部为他们的超高速集成电路提供了一种硬件描述语言，以期望VHDL 功能强大、严格、可读性好。
政府要求各公司的合同都用它来描述，以避免产生歧义。
由政府牵头，VHDL 工作小组于1981 年6 月成立，提出了一个满足电子设计各种要求的能够作为工业标准的HDL 。
1983 年第 3 季度，由IBM 公司、TI 公司、Intermetrics。
期刊论文—EDA课程设计题目：计数器的VHDL设计与实现学生姓名：***学生学号：09专业班级：计算机科学与技术0902班指导老师：***计数器的VHDL设计与实现摘要：介绍了各种基本计数器的组成及其工作原理，重点研究了可变模计数器的设计与实现, 在对现有的可变模计数器的研究基础上，在Quartus 开发环境中，用VHDL语言设计一种功能更加强大的可变模计数器，它具有清零、置数、使能控制、可逆计数和可变模等功能，并且对传统的可变模计数器的计数失控问题进行研究，最终设计出一种没有计数失控缺陷的可变模计数器，并通过波形仿真和EPF10K20TI144-4系列实验箱，验证了其各项设计功能。
结果表明该设计正确．功能完整。
运行稳定。
关键词：VHDL；计数器；可变模计数；可逆计数VHDL Design and Realization of CounterAbstract：This paper analyzes all kinds of basic counter and its working principle, focus on the counter variable mode of design and implementation. In the environment of Quartus based on research of the existing module—alterable counter，a module—alterable counter with more functions，such as clear，set，enable control，reversible count，module—alterable count and so on，which is designedwith VHDL．By researching the problem of losing control existed in traditional module—alterable counter.A module—alterablecounter with no fault designed．And through the waveform simulation and EPF10K20TI144-4 series experiment box，all of the functions are verified.The resuit indicates that the counter is designed correctly，and has integral functions and stable operation．Keywords：VHDL；counter；divided frequency impIement；reversible引言随着电子技术、计算机技术和EDA技术的不断发展，数字系统规模越来越大，传统的电路设计已难以适应复杂电子系统的设计要求。
VHDL实现VGA接口设计1、输入信号clk : 时钟（每个象素点的显示时钟）reset : 复位信号2、输出信号vga_hs_control : 行同步vga_vs_control : 场同步 ;vga_read_dispaly : 红vga_green_dispaly : 绿vga_blue_dispaly : 蓝3、技术参数clk : 24M hs : 30KHZ vs : 57.14HZ设计原理VGA( 视频图形阵列 ) 作为一种标准的显示接口得到广泛的应用 , 一般有专用芯片，本实验采用FPGA( 现场可编程门阵列 ) 设计 VGA 接口可以将要显示的数据直接送到显示器，节省了计算机的处理过程，加快了数据的处理速度，节约了硬件成本。
显示适配器有多种形式，它可按照所符合的视频显示标准来分类，业界制定了多种显示标准，从最初的 MDA 经历了 CGA ， EGA ， VGA ， XGA,SVGA 等的发展过程。
与相应的显示适配器标准相配的显示器也称之为 EGA ，VGA ， XGA 显示器等。
实际上显示器的标准主要反映在它们的接口，显示功能和行，场工作频率上。
CRT 显示器的扫描方式Array（1）当栅扫描方式从上向下依次顺序扫描完一场称逐行扫描。
一行用行频控制（ hs ） ,一场用场频控制（ vs ）。
扫完一行回来叫行消隐，扫完一场回来叫场消隐（2）随机扫描方式VGA 接口标准时钟频率： 25 ． 175 MHz( 像素输出的频率 ) ；行频： 31. 469 Hz设计 VGA设计 VGA 图像显示控制需要注意两个问题 L2] ：一个是时序的驱动，这是完成设计的关键，时序稍有偏差，显示必然不正常，甚至会损坏彩色显示器；另一个是 VGA 信号的电平驱动。
显示控制器设计提示：显示器技术规格提供的行频一般在 30 kHz 45 kHz( 保守数据 ) ，场频一般在 50 Hz ～ 75 Hz( 保守数据 ) 。
