实验三、基本门电路及触发器电子版实验报告

i 目 录

第1章 FPGA系统 ...................................................................................................... 1

1.1 系统简介 ................................................................................................................... 1

1.2 系统功能特点 ........................................................................................................... 1

1.3 开发平台标准配置 ................................................................................................... 2

1.4 功能模块介绍 ........................................................................................................... 2

1.4.1 电源 ................................................................................................................... 2

1.4.2 系统时钟 ........................................................................................................... 3

第1篇

一、实验目的

1. 理解时序电路的基本概念和组成，掌握时序电路的设计方法和分析方法。

2. 掌握计数器、寄存器、移位寄存器等时序电路的应用。

3. 熟悉FPGA开发环境，能够使用Quartus II设计工具进行时序电路的设计和仿真。

二、实验原理

时序电路是数字电路中的一种重要电路，它能够根据输入信号的变化，产生一系列有序的输出信号。时序电路主要由触发器、逻辑门和时钟信号组成。

1. 触发器：触发器是时序电路的基本单元，具有存储一个二进制信息的功能。常见的触发器有D触发器、JK触发器、T触发器等。

2. 逻辑门：逻辑门用于实现基本的逻辑运算，如与、或、非、异或等。

3. 时钟信号：时钟信号是时序电路的同步信号，用于控制触发器的翻转。

三、实验内容

1. 计数器设计

（1）设计一个3位同步二进制加计数器。

（2）设计一个3位同步二进制减计数器。

2. 寄存器设计

使用74LS74触发器设计一个双向移位寄存器。

3. 移位寄存器设计

使用74LS74触发器设计一个单向移位寄存器。

4. 环形计数器设计

使用74LS74触发器设计一个环形计数器。

5. 可控分频器设计 使用Verilog HDL语言设计一个可控分频器，实现时钟信号的分频功能。

四、实验步骤

1. 使用Quartus II设计工具创建工程，并添加所需的设计文件。

2. 根据实验原理，编写时序电路的Verilog HDL代码。

3. 编译代码，并生成测试平台。

4. 在测试平台上进行仿真，验证时序电路的功能。

5. 将设计下载到FPGA，进行硬件实验。

6. 记录实验结果，分析实验现象。

五、实验结果与分析

1. 计数器实验结果

（1）3位同步二进制加计数器：按照时钟信号的变化，计数器能够从000计数到111。

（2）3位同步二进制减计数器：按照时钟信号的变化，计数器能够从111减到000。

2. 寄存器实验结果

使用74LS74触发器设计的双向移位寄存器，能够实现数据的左移和右移功能。

基本RS触发器实验

第5章基本RS触发器5.同步触发器（同步RS触发器）

⽬的与要求：1 掌握时序电路的定义、分类、触发器的特点。

2 掌握基本RS触发器的电路结构、⼯作原理、逻辑功能。

3 掌握同步RS触发器的⼯作原理、逻辑功能。

4 掌握触发器逻辑功能的表⽰⽅法。

5 掌握时序电路的⼀些基本概念。

重点与难点：1 基本概念要正确建⽴。难点：现态、次态、不定状态的正确理解。2 基本RS触发器的逻辑功能、触发⽅式。

5.1概述

⼀、触发器的概念

复习：组合电路的定义？构成其电路的门电路有何特点？组合电路与时序电路的区别？

门电路：在某⼀时刻的输出信号完全取决于该时刻的输⼊信号，没有记忆作⽤。

触发器：具有记忆功能的基本逻辑电路，能存储⼆进制信息（数字信息）。

触发器有三个基本特性：

（1）有两个稳态，可分别表⽰⼆进制数码0和1，⽆外触发时可维持稳态；

（2）外触发下，两个稳态可相互转换（称翻转），已转换的稳定状态可长期保持下来，这就使得触发器能够记忆⼆进制信息，常⽤作⼆进制存储单元。

（3）有两个互补输出端，分别⽤Q和Q

⼆、触发器的逻辑功能描述：

特性表、激励表（⼜称驱动表）、特性⽅程、状态转换图和波形图（⼜称时序图）

三、触发器的分类：根据

逻辑功能不同：RS触发器、D触发器、JK触发器、T触发器和触发器等。

触发⽅式不同：电平触发器、边沿触发器和主从触发器等。

电路结构不同：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。5.2 触发器的基本形式

5.2.1 基本RS触发器

⼀、由与⾮门组成的基本RS触发器1．电路结构

电路组成：两个与⾮门输⼊和输出交叉耦合（反馈延时）。逻辑图如图（a）所⽰。

逻辑符号如图（b）所⽰。

与⾮门组成的基本RS触发器的特性表

⼆、由或⾮门组成的基本RS触发器

电路构成：两个或⾮门的输⼊和输出交叉耦合⽽成，如下图所⽰。逻辑符号：图（b）所⽰。

⼯作原理

在与⾮门实现的基本RS触发器的基础上稍作变化。

或⾮门组成的基本RS触发器的特性表

逻辑电路实验实验报告

逻辑电路实验实验报告

引言

逻辑电路是现代电子技术中的重要组成部分，它在计算机、通信和控制系统等领域中起着至关重要的作用。本次实验旨在通过实际操作，了解逻辑门电路的基本原理和应用，同时提高我们对数字电路设计的理解和能力。

实验一：逻辑门的基本原理

逻辑门是数字电路中最基本的构建单元，它通过逻辑运算来实现不同的功能。在本次实验中，我们首先学习了与门、或门和非门的基本原理。

与门是最简单的逻辑门之一，它的输出只有在所有输入都为1时才为1，否则为0。通过实验，我们使用两个开关作为输入，一个LED灯作为输出，观察了与门的工作原理。当两个开关同时闭合时，LED灯亮起，否则熄灭。这说明了与门的逻辑运算规则。

类似地，我们还学习了或门和非门的原理。或门的输出只有在任意一个输入为1时才为1，否则为0。非门则是将输入信号取反，即输入为1时输出为0，输入为0时输出为1。通过实验，我们对这两种逻辑门的工作原理有了更深入的了解。

实验二：逻辑门的组合应用

在实验一中，我们学习了逻辑门的基本原理和功能。在实验二中，我们进一步探讨了逻辑门的组合应用。

通过将多个逻辑门连接在一起，我们可以构建更复杂的数字电路。在本次实验中，我们以一个简单的闹钟电路为例，通过组合应用与门、或门和非门，实现了闹钟的功能。我们使用了几个开关作为输入，LED灯作为输出，通过不同的输入组合，控制LED灯的亮灭来模拟闹钟的工作状态。

这个实验让我们深刻认识到逻辑门的组合应用能够实现各种复杂的功能，如计算、控制和通信等。在现代科技发展中，逻辑门的组合应用发挥着重要的作用，它们构成了计算机和其他电子设备的核心部分。

实验三：逻辑门的时序逻辑应用

在实验一和实验二中，我们学习了逻辑门的基本原理和组合应用。在实验三中，我们将进一步探索逻辑门的时序逻辑应用。

时序逻辑是指数字电路的输出不仅取决于当前的输入，还取决于之前的输入和输出状态。在本次实验中，我们使用了一个触发器电路，通过观察其输出的变化，探究了时序逻辑的工作原理。