新CEVA-X ─ 业界最高效的基带应用处理器架构

  • 格式:docx
  • 大小:13.19 KB
  • 文档页数:3

下载文档原格式

  / 1
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

新CEVA-X ─业界最高效的基带应用处理器架构

亮点:新的DSP 架构充分考虑了控制流程处理和数字信号处理的需求,可用于高端智能手机、机器通信和无线连接芯片设计可扩展VLIW/SIMD 架构支

持定点和浮点运算,提供无与伦比的性能和能效引入创新的调制解调器架构设计,将DSP、协处理器、硬件加速器、存储器和系统接口等设计更好的整合在

一起新型CEVA-X 系列针对2G/3G/4G/5G 调制解调器的multi-RAT 多载波

PHY 控制处理器系列,CEVA-X4 是其中的首款产品CEVA 公司推出新型

CEVA-X DSP 架构框架,重新定义了基带应用中控制和数据平面处理的性能和能效。凭借CEVA 在基带处理器上有深厚的积累(迄今已有超过60 亿设备内

建了CEVA 的处理器技术),新的CEVA-X 架构可以胜任日益复杂的基带设计,适用于广泛的应用场景,包括LTE-Advanced 物理层控制、机器通信(MTC)和无线连接技术等。新型CEVA-X 使用可扩展的VLIW/SIMD 架构、高达128 位SIMD、可变流水线长度和支持定点运算和浮点运算。与前一代CEVA-X 相比,新型CEVA-X 可以提供2 倍以上的DSP 性能,而功耗却低50%。这种架构还

包括专用32 位零延迟指令集架构(Instruction Set Architecture, ISA)、32 位硬件除法和乘法、动态分支预测和超快上下文转接,以提供现代基带设计要求的高

效控制处理。CEVA-X4 – Multi-RAT PHY 控制处理器CEVA-X4 是基于新型CEVA-X DSP 架构的首款内核,瞄准2G/3G/4G/5G 基带中multi-RAT 多载波P 物理层控制处理中最复杂的工作负荷。Linley Group 的高级分析员Mike Demler 评论道:由于业界采用LTE Advanced Pro,并有望达到1Gbps 的蜂窝下载速度,因此,目前的调制解调器架构将需要进行全面革新,以满足目前严格

的性能和功率限制要求。CEVA 利用这种新的基带处理器架构,将其高性能

DSP 与实时控制能力有效结合,以处理整个基带系统,从而应对这种需求。此

相关主题