龙源期刊网
低压CMOS带隙基准电压源设计
作者：宁江华 王基石 杨发顺 丁 召
来源：《现代电子技术》2010年第07期
摘 要:基准源是模拟集成电路中的基本单元之一,它在高精度ADC,DAC,SoC等电路中起着重要作用,基准源的精度直接控制着这些电路的精度。阐述一个基于带隙基准结构的Sub-1 V、低功耗、低温度系数、高电源抑制比的CMOS基准电压源。并基于CSMC 0.5 μm Double Poly
Mix Process对电路进行了仿真,得到理想的设计结果。
关键词:CMOS基准电压源; 低功耗; Sub-1 V; 高电源抑制比
中图分类号:TM13 文献标识码:A
文章编号:1004-373X(2010)07-0115-03
Design of Low Voltage CMOS Bandgap Voltage Reference
NING Jiang-hua1, WANG Ji-shi1, YANG Fa-shun1,2, DING Zhao1,2
(1. College of Science, Guizhou University, Guiyang 550025, China;
2. Guizhou Provincial Key Lab. for Micro-Nano-Electronics and Software, Guiyang 550025,
China)
Abstract:Voltage reference is a basic cell of analog integrated circuits. It performs an important
role in many analog ICs whose precision is controlled by the precision of these cells, such as ADC,
第２９卷第３期 ２００６年９月 电子器件 ０ｌ ＪｏｕｒｎａＩ ｏｆ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ 、，０１．２９ Ｎｏ．３ Ｓｅｐ．２００６
Ｄｅｓｉｇｎ ０ｆ Ｒａｉｌ－ｔｏ－Ｒａｉｌ ａ ０Ｓ Ｏｐｅｒａｔｉｏｍｌ Ａｍｐｌｉｆｉｅｒ ｗｉｔｈ Ｃｏｎｓｔａｎｔ Ｇｊｏｒ Ｓ∞Ａｐｐｌｉｃａｔｉｏｎ
ＸＩＡＯ Ｂｅｎ ＷＵ Ｙｕ—ｇｕａｎｇ （Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｉｍｔｉｔ￣ｅ ｏｆＸｉｄｉａｎ Ｕｎｉｖｅｒｓｉｔｙ，Ｘｆａｎ ７１００７１，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ｂａｓｅｄ ｏｎ ＳＯＣ ａｐｐｌｉｃａｔｉｏｎ，ａ Ｒａｉｌ－ｔｏ．Ｒａｉｌ ＣＭＯＳ ｏｐｅｒａｔｉｏｎａｌ ａｍｐｌｉｆｉｅｒ ｃｏｒｅ ｗｉｔｈ ｃｏｎｓｔａｎｔ ｔｒａｎｓ—
ｃｏｎｄｕｃｔａｎｃｅ ｉｓ ｐｒｅｓｅｎｔｅｄ．Ｔｈｅ ｏｐｅｒａｔｉｏｎａｌ ａｍｐｌｉｆｉｅｒ ｗｉｌｌ ｂｅ ｒｅａｌｉｚｅｄ ｉｎ ｔｈｅ ＣＳＭＣ ０．５址ｍ ＤＰＤＭ ＣＭＯＳ
ｐｒｏｃｅｓｓ．Ｔｈｅ ｏｐ ａｍｐ ａｐｐｌｉｅｓ ｓｑｕａｒｅ－ｒｏｏｔ ｃｉｒｃｕｉｔ ｔｏ ｋｅｅｐ ｔｈｅ ｔｏｔａｌ ｔｒａｎｓｃｏｎｄｕｃｔｏｒ ｏｆ ｔｈｅ ｉｎｐｕｔ ｓｔａｇｅ ｃｏｎ～
ｓｔａｎｔ．Ｍｅａｎｗｈｉｌｅ，ａ ｃｌａｓｓ ＡＢ ｏｕｔｐｕｔ ｓｔａｇｅ ｉｓ ａｌｓｏ ｄｅｖｅｌｏｐｅｄ ｔｏ ｅｎｓｕｒｅ ｌａｒｇｅ ｄｙｎａｍｉｃ ｒａｎｇｅ，ｓｔｒｏｎｇ ｄｒｉｖｉｎｇ
ｃａｐａｂｉｌｉｔｙ ａｎｄ ｌｏｗ ｈａｒｍｏｎｉｃ ｄｉｓｔｏｒｔｉｏｎ．Ｗｉｔｈ ａ ｓｉｎｇｌｅ ｐｏｗｅｒ ｓｕｐｐｌｙ ｏｆ ５ Ｖ ａｎｄ ３０ ｐＦ ｌｏａｄ－ｃａｐａｃｉｔａｎｃｅ，１０
ｋ ｌｏａｄ ｒｅｓｉｓｔａｎｃｅ ｉｎ ｓｉｍｕｌａｔｉｏｎ，ｔｈｅ ｗｈｏｌｅ ｃｉｒｃｕｉｔ ｉｓ ｓｉｍｕｌａｔｅｄ ｂｙ Ｈｓｐｉｃｅ，ｉｔ ｉｓ ｓｈｏｗｎ ｔｈａｔ ｔｈｅ Ｒａｉｌ ｔｏ Ｒａｉｌ ｏｐｅｒａｔｉｏｎａｌ ａｍｐｌｉｆｉｅｒ ｈａｓ ａｎ ｏｐｅｎ ｌｏｏｐ ｇａｉｎ ｏｆ ９８ ｄＢ，ａ ｕｎｉｔ ｇａｉｎ ｆｒｅｑｕｅｎｃｙ ｏｆ ６ ＭＨｚ，ａ ｐｈａｓｅ ｍａｒｇｉｎ ｏｆ ６５
一种输入输出轨到轨CMOS运算放大器的设计
李有慧
【摘 要】随着电源电压的日益降低,信号幅度不断减小,在噪声保持不变的情况下,信噪比也会相应地减小.为了在低电源电压下获得高的信噪比,需提高信号幅度,而输入输出轨到轨运算放大器可获得与电源电压轨相当的信号幅度.中文在理论分析了输入输出轨到轨CMOS运算放大器主要架构优缺点后,给出了一种新的输入输出轨到轨CMOS运算放大器的设计,该电路在华润上华0.18μm工艺平台上流片验证.测试结果表明,输入范围从0到电源电压,输出范围从50 mV到电源电压减去50
mV,实现了输入输出轨到轨的目标.
【期刊名称】《电子科技》
【年(卷),期】2015(028)006
【总页数】5页(P165-169)
【关键词】CMOS;轨到轨;运算放大器;米勒补偿
【作 者】李有慧
【作者单位】无锡华润上华科技有限公司上海分公司,上海201103
【正文语种】中 文
【中图分类】TN432;TN722
轨到轨放大器是一种特殊类型的放大器，其共模电压范围可以从正电源电压到负电源电压［1］。轨到轨放大器应用范围广泛，尤其在电源电压日益降低的情况下。通常信号幅度会随着电源电压的降低而减小，在这种情况下，噪声对电路的影响会明显增大，信噪比则明显减小。使用轨到轨放大器，可获得最大的信号摆幅，使噪声对电路性能的影响降低。
实现轨到轨的方法之一是使用耗尽型器件。由于采用了离子注入技术，耗尽型器件的阈值电压可以是负值，尽管这种技术使得轨到轨输入级的电源电压可降低至1 V，但由于标准CMOS技术不支持耗尽型晶体管，因此这种方法在CMOS工艺中基本不被采用。
放大器的输出端易实现轨到轨，只需将两个输出晶体管的漏极相连，输出加容性负载，即可实现输出的轨到轨。但在输入端实现轨到轨则较复杂。原则上只能是折叠式共源共栅结构才能使输入端包含电源电压的轨。这种技术是实现所有轨到轨输入放大器的基础。
文中探讨了一种两级恒跨导的轨到轨CMOS运算放大器，由轨到轨恒定跨导输入级、求和电路及AB类输出级构成。为减小芯片面积、噪声和失调，将AB类输出级控制部分嵌入到折叠共源共栅求和电路中。与其他输入输出轨到轨运算放大器相比，由于其电路结构简单、紧凑、芯片面积小、性能高，所以可广泛应用于VLSI的设计中。采用CSMC 0.18μm工艺模型进行仿真并流片验证。
一种带有增益提高技术的高速CMOS运算放大器设计
宋奇伟;陆安江;张正平
【摘 要】设计了一种用于高速ADC中的高速高增益的全差分CMOS运算放大器。主运放采用带开关电容共模反馈的折叠式共源共栅结构,利用增益提高和三支路电流基准技术实现一个可用于12~14 bit精度,100 MS/s采样频率的高速流水线（Pipelined）ADC的运放。设计基于SMIC 0.25μm CMOS工艺,在Cadence环境下对电路进行Spectre仿真。仿真结果表明,在2.5 V单电源电压下驱动2 pF负载时,运放的直流增益可达到124 dB,单位增益带宽720 MHz,转换速率高达885
V/μs,达到0.1%的稳定精度的建立时间只需4 ns,共模抑制比153 dB。%A fully
differential opamp used in a high speed ADC was designed.The main
amplifier is a folded cascode amplifier with SC CMFB.The opamp can be
used in a 12 bit、100MS/s high speed Pipelined ADC with gain boosting
and the triple-branch current reference technique.The operational
amplifier is implemented in a standard 0.25 μm CMOS process,simulated
with Spectre under Cadence.With 2.5 V power supply and 2 pF load
capacitance has a DC gain of 124 dB,a unity gain bandwidth of 720
