第四章作业
1填空题
1. 计算机中的存储器是用来存放数据和程序的，随机访问存储器的访问速度与储存单元的
物理位置无关。
2. 对存储器的访问包括_直接访问_和_串行访问_两类。
3. 2计算机系统中的存储器分为内存_和_外存_。在CPU执行程序时，必须将指令存在_
内存③____中。
4. 主存储器的性能指标主要是储存容量、存取速度②、存储周期和存储器带宽。
5. 存储器中用单元地址号来区分不同的存储单元，1GB=②KB。
6. 半导体存储器分为①、②、只读存储器(ROM)和相联存储器等。
7. RAM的访问时间与存储单元的物理位置①，任何存储单元的内容都能被②
8. 存储揣芯片由①、②、地址译码和控制电路等组成。
9. 地址译码分为①方式和②方式。
10．双译码方式采用①个地址译码器，分别产生②和③信号。
11．若RAM芯片内有1024个单元，用单译码方式，地址译码器将有①条输出线；用双译码方式，地址译码器有②条输出线。
12．静态存储单元是由晶体管构成的①，保证记忆单元始终处于稳定状态，存储的信息不需要②。
存储器芯片并联的目的是为了①，串联的目的是为了②。
14．计算机的主存容量与①有关，其容量为②。
1. 要组成容量为4MX8位的存储器，需要①片4MXl位的存储器芯片并联，或者需要②片
1MX3的存储器芯片串联。
16．内存储器容量为256K时，若首地址为00000H，那么末地址的十六进制表示是
17．主存储器一般采用①存储器件，它与外存比较存取速度②、成本③。
18．三级存储器系统是指______这三级：
19．表示存储器容量时KB=_①_，MB=_②_；表示硬盘容量时，KB=③，MB=④。
20．只读存储器ROM可分为①、②、③和④四种。
21．SRAM是①；DRAM是②；ROM是③；EPROM是④。
22．半导体SRAM靠①存储信息，半导体DRAM则是靠②存储信息。
23．广泛使用的①和②都是半导体③存储器。前者的速度比后者快，但④不如后者高，它们的共同缺点是断电后⑤保存信息。
24．CPU是按____访问存储器中的数据。
24．EPROM属于①的可编程ROM，擦除时一般使用②，写入时使用高压脉冲。
25．对存储器的要求是①，②，③。为了解决这三个方面的矛盾，计算机采用多级存储器体系结构。
26．动态MOS型半导体存储单元是由一个①和一个②构成的。
27．动态半导体存储器的刷新一般有①、②和③三种方式。
28．动态存储单元以电荷的形式将信息存储在电容上，由于电路中存在①，因此，需要不断地进行②。
2选择题
1．计算机的存储器系统是指________。
A．RAM B．ROM
C主存储器D．cache，主存储器和外存储器
2．存储器是计算机系统的记忆设备，它主要用来_______。
A．存放数据B．存放程序
C．存放数据和程序D．存放微程序
3．内存若为16兆（MB），则表示其容量为_____KB。
A．16 B．16384
C．1024 D．16000
4．下列说法正确的是_______。
A．半导体RAM信息可读可写，且断电后仍能保持记忆
B．半导体RAM属挥发性存储器，而静态的RAM存储信息是非挥发性的
C．静态RAM、动态RAM都属挥发性存储器，断电后存储的信息将消失
D．ROM不用刷新，且集成度比动态RAM高，断电后存储的信息将消失
5．可编程的只读存储器_______。
A．不一定可以改写B．一定可以改写
C．一定不可以改写D．以上都不对
6．组成2MX8bit的内存，可以使用_____。
A．1MX8bit进行并联B．1MX4bit进行串联
C．2MX4bit进行并联D．2MX4bit进行串联
7．若RAM芯片的容量是2MX8bit，则该芯片引脚中地址线和数据线的数目之和是______。A．21 B．29 C．18 D．不可估计
8．若RAM中每个存储单元为16位，则下面所述正确的是_______。
A．地址线也是16位B．地址线与16无关
C．地址线与16有关D．地址线不得少于16位
9．若存储器中有IK个存储单元，采用双译码方式时要求译码输出线为______。
A．1024 B．10
C．32 D．64
10．RAM芯片串联时可以_______。
A．增加存储器字长B．增加存储单元数量
C．提高存储器的速度D．降低存储器的平均价格
11．RAM芯片并联时可以________。
A．增加存储器字长B．增加存储单元数量
C．提高存储器的速度D．降低存储器的平均价格
12．存储周期是指________。
A．存储器的读出时间
B．存储器进行连续读和写操作所允许的最短时间间隔
C．存储器的写入时间
D．存储器进行连续写操作所允许的最短时间间隔
13．某微型计算机系统，若操作系统保存在软盘上，其内存储器应该采用_______。A．RAM B．ROM
C．RAM和ROM D．CCP
14．下面所述不正确的是________。
A．随机存储器可随时存取信息，掉电后信息丢失
B．在访问随机存储器时；访问时间与单元的物理位置无关
C．内存储器中存储的信息均是不可改变的
D．随机存储器和只读存储器可以统一编址
15．和外存储器相比，内存储器的特点是________。
A．容量大，速度快，成本低B．容量大，速度慢，成本高
C．容量小，速度快，成本高D．容量小，速度快，成本低
16 640KB的内存容量为_______。
A．640000字节B．64000字节
C．655360字节D．32000字节
17 若一台计算机的字长为4个字节，则表明该机器_______。
?能处理的数值最大为4位十进制数
?能处理的数值最多为4位二进制数组成
?在CPU中能够作为一个整体加以处理的二进制代码为32位
?在CPU中运算的结果最大为2的32次方
18．下列元件中存取速度最快的是_______。
A．Cache B．寄存器
C．内存D．外存
19．与动态MOS存储器相比，双极型半导体存储器的特点是________。
A．速度快B．集成度高
C．功耗大D．容量大
20．ROM与RAM的主要区别是______。
A．断电后，ROM内保存的信息会丢失，RAM则可长期保存而不会丢失B．断电后，RAM内保存的信息会丢失，ROM则可长期保存而不会丢失C．ROM是外存储器，RAM是内存储器
D．ROM是内存储器，RAM是外存储器
21．机器字长32位，其存储容量为4MB，若按字编址，它的寻址范围是_______。
A．0-1MW B．0—1MB
C．0-4MW D．0--4MB
22．某一SRAM芯片，其容量为512x8位，除电源端和接地端外，该芯片引出线的最小数目应为________。
A．23 B．25
C．50 D．19
23．某一动态RAM芯片其容量为16KXl，除电源线、接地线和刷新线外，该芯片的
最小引脚数目应为_______。
A．16 B．12 C．18
24．某计算机字长32位，存储容量为1MB，若按字编址，它的寻址范围是________。
A．0-1MW B．0-512KB
C．0-256KW D．0-256KB
25．某RAM芯片，其存储容量为1024x16位，该芯片的地址线和数据线数目分别为______。
A．20，16 B．20，4
C．1024，4 D．1024，16
26．某计算机字长16位，其存储容量为2MB，若按半字编址，它的寻址范围是______。
A．0-8M B．0-4M
C．0-2M D．0—1M
27．某计算机字长32位，存储容量为8MB，若按双字编址，它的寻址范围是_______。
A．0-256K B．0-512K
C．0-1M D．0～2M
28．以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是______。
A．DRAM B．SRAM
C．闪速存储器D．EPROM
29．对于没有外存储器的计算机来说，监控程序可以存放在_______。
A．RAM B．ROM
C．RAM和ROM D．CPU
30。在某CPU中，设立了一条等待(WAIT)信号线，CPU在存储器周期中T的下降沿采样WAIT 线，则下面的叙述中正确的是_______。
A．如WAIT线为高电平，则在T2周期后不进入T3周期，而插入一个Tw周期
B．Tw周期结束后，不管WAIT线状态如何，一定转入T3周期
C．Tw周期结束后，只要WAIT线为低，则继续插入一个Tw周期，直到WAIT线变高，才转入T3周期
D．有了WAIT线，就可使CPU与任何速度的存储器相连接，保证CPU与存储器连接时的时序配合
3．没有一个IMB容量的存储器，字长为32位，问：
(1)按字节编址，地址寄存器、数据寄存器各为几位?编址范围为多大?
(2)按半字编址，地址寄存器、数据寄存器各为几位?编址范围为多大?
(3)按字编址，地址寄存器、数据寄存器各为几位?编址范围为多大?
4用8K *8的RAM芯片和2K *8的ROM芯片设计一个10K *8的存储器，ROM和RAM的容量分别为2K和8K，ROM的首地址为0000H，RAM的末地址为3FFFH
。
(1)ROM存储器区域和RAM存储器区域的地址范围分别为多少?
(2)画出存储器控制图及与CPU的连接图。
第六章作业
1填空题
1补码加减法中，__①__作为数的一部分参加运算，__②_要丢掉。
2 为判断溢出，可采用双符号位补码，此时正数的符号用_①_表示，负数的符号用_②_表示。
3．采用双符号位的方法进行溢出检测时，若运算结果中两个符号位—①—，则表明发生了溢出。若结果的符号位为—②—，表示发生正溢出；若为—③—，表示发生负溢出。
4．采用单符号位进行溢出检测时，若加数与被加数符号相同，而运算结果的符号与操作数的符号__①__，则表示溢出：当加数与被加数符号不同时，相加运算的结果
5．利用数据编码的最高位和次高位的进位状况来判断溢出，其逻辑表达式为V=______。6．在减法运算中，正数减__①__数可能产生溢出，此时的溢出为__②__溢出；负数减
__③__可能产生溢出，此时的溢出为__④__溢出。
7．运算器不论复杂还是简单，均有条件码寄存器。条件码寄存器的一部分通常由各种__①__触发器组成，利用触发器的信息，可以提供__②__，从而实现程序的__③__。
8．原码一位乘法中，符号位与数值位__①__，运算结果的符号位等于__②__。
9．在浮点加法运算中，主要的操作步骤是__①__、__②__、__③__、__④__和__⑤__。
10．浮点数乘除法的运算步骤为：__①__、__②__、__③__、__④__和__⑤__。
11．一个浮点数，当其补码尾数右移lbit时，为使其值不变，阶码应该_____。
12．向左规格化的规则为：尾数__①__，阶码__②__。
13．向右规格化的规则为：尾数__①__，阶码__②__。
14．两个BCD码相加，当结果大于9时，修正的结果是____，并产生进位输出。
15．在二进制加法／减法器中，M＝__①__完成加法功能，M__②__完成减法功能。
16．由若干一位加法器构成多位加法器时，进位可采用__①__进位法和__②__进位法。
17．行波进位加法器的缺点是____。
18．定点运算器中，一般包括__①__、__②__、__③__、__④__和__⑤__等。
19．ALU的基本逻辑结构是，_____加法器，它比行波进位加法器优越，具有先行进位逻辑，不仅可以实现高速运算，还能完成逻辑运算。
20．浮点运算器由__①__和__②__组成，它们都是定点运算器，__②__要求能进行__③__ 运算。
21．当运算结果的尾数部分不是__①__的形式时，则应进行规格化处理。当尾数符号位为__②__时，需要右规。当运算结果的符号位和最高有效位为__③__时，需要左规。
22．用74181和74182组成64位多重进位运算器，则需__①__片74181和__②__片74182。
23．74181是采用先行进位方式的4位并行加法器。74181能提高运算速度，是因为它内部具有__①__逻辑。74182是实现__②__进位的进位逻辑。若某计算机系统字长为64位，每4位构成一个小组，每四个小组构成一个大组，为实现小组内并行、大组内并行，大组间串行进位方式，共需要__③__片74181和__④__片74182。
24．_____的加法器称并行加法器。
25．_____称为进位链。
26．__①__称为进位产生函数，并以表示；__②__称为进位传递函数，并以表示。
2 选择题
1．运算器的主要功能是进行________
A．逻辑运算B．算术运算
C．逻辑运算和算术运算 D．只作加法
2．运算器虽由许多部件组成，但核心部分是________
A．数据总线B．算术逻辑运算单元
C．多路开关D．累加寄存器
3．在定点二进制运算器中，减法运算一般通过______来实现。
A．原码运算的二进制减法器B．补码运算的二进制减法器
C．补码运算的十进制加法器D．补码运算的二进制加法器
4．在定点运算器中，无论采用双符号位还是单符号位，必须有______，它一般用______ 来实现。
A．译码电路，与非门B．编码电路，或非门
C．溢出判断电路，异或门D．移位电路，与或非门
5．算术右移指令执行的操作是______。
A．符号位填0，并顺次右移1位，最低位移至进位标志位
B．符号位不变，并顺次右移1位，最低位移至进位标志位
C．进位标志位移至符号位，顺次右移1位，最低位移至进位标志位
D．符号位填1，并顺次右移1位，最低位移至进位标志位
6．有关算术左移中，说法正确的是___。
A．数据顺次左移1位，最低位用0补充
B．数据顺次左移1位，最低位用1补充
C．数据顺次左移1位，最低位用原最高位补充
D．数据顺次左移1位，最高位不变
7．逻辑右移指令执行的操作是____。
A．符号位填0，并顺次右移1位，最低位移至进位标志位
B．符号位不变，并顺次右移1位，最低位移至进位标志位
C．进位标志位移至符号位，顺次右移1位，最低位移至进位标志位D．符号位填1，并顺次右移1位，最低位移至进位标志位．
8．ALU属于______部件。
A．运算器B．控制器
C．存储器D．寄存器
9．定点运算器用来进行_____。
A．十进制数加法运算
B．定点数运算
C．浮点数运算
D．既进行定点数运算也进行浮点数运算
10．算术／逻辑运算单元74181ALU可完成_____。
A．16种算术运算功能
B．4位乘法运算功能和除法运算功能
C．16种逻辑运算功能
D．16种算术运算功能和16种逻辑运算功能
11．四片74181ALU和一片74182CLA器件相配合，具有______传递功能。A．行波进位B．组内行波进位，组间先行进位
C．组内先行进位，组间先行进位D．组内先行进位，组间行波进位
12．乘法器的硬件结构通常采用______ 。
A．串行加法器和串行移位器B．并行加法器和串行左移
C．并行加法器和串行右移D．串行加法器和串行右移
13. 从数据流的传递过程和控制节拍来看，阵列乘法器可以认为是________. A．全串行运算的乘法器B．全并行运算的乘法器
C．串-并行运算的乘法器D．并-串型运算的乘法器
14．使用74LSl81这种器件来构成个16位的ALU，需要使用______片74LS181。
A．2 B．4
C．8 D．16
15．32位微型计算机的乘除法部件位于______中。
A．CPU B．接口
C．控制器D．专用芯片
16．加法器采用先行进位的目的是。
A．提高加法器的速度B．快速传递进位信号
C．优化加法器结构D．增强加法器功能
17．在定点二进制运算器中，减法运算一般通过____来实现
A．由低位到高位逐位运算B．由高位到低位逐位运算
C．由低位到高位先行进位运算D．由高位到低位先行借位运算
18．浮点运算器由____和____组成，它们都是____。
A．阶码运算器B．尾数运算器
C．定点运算器D．多个ALU
E．乘法器F．除法器
19．若浮点数的阶码和尾数都用补码表示，则判断运算结果为规格化数的方法是_______ A．阶符与数符相同
B．阶符与数符相异
C．数符与尾数小数点后第1位数字相异
D．数符与尾数小数点后第1位数字相同
20.下面浮点运算器的描述中正确的是：_____。
A．浮点运算器可用阶码部件和尾数部件实现
B．阶码部件可实现加、减、乘、除四种运算
C．阶码部件只进行阶码相加、相减和比较操作
D．尾数部件只进行乘法和减法运算
21.串行运算器是一种最简单的运算器，其运算规则是：按时间先后次序___。
A．由低位到高位逐位运算 B．由高位到低位逐位运算
C．由低位到高位先行进位运算D．由高位到低位先行借位运算
22.现代计算机的运算器一般通过总线结构来组织，下述总线结构的运算器中，_____的操作速度最快,___的操作速度最慢。
A．单总线结构B．双总线结构
C．三总线结构D．多总线结构
23．组成一个运算器需要多个部件，但下面所列____不是组成运算器的部件。
A．状态寄存器B．数据总线
C．ALU D．地址寄存器
24．从下列叙述中，选出正确的句子：
(1)定点补码运算时，其符号位不参加运算。
(2)浮点运算可由阶码运算和尾数运算两部分联合实现。
(3)阶码部分在乘除运算时只进行加、减操作。
(4)尾数部分只进行乘法和除法运算。
(5)浮点数的正负由阶码的正负符号决定。
(6)在定点小数一位除法中，为了避免溢出，被除数的绝对值一定要小于除数的.
第七章作业
填空题：
1.指令的编码将指令分成、①、②等字段.
2.计算机通常使用来指定指令的地址。
3.指令编码中，操作码用来指定①，n位操作码最多可以表示②条指令。
8.对指令中的①进行编码，以形成操作数在存储器中地址的方式称为②。
4.寄存器间接寻址方式中，给出的是所在的寄存器号。
5.变址寻址方式中操作数的地址由①与②的和产生。
6.相对寻址方式中操作数的地址由①与②之和产生。
7.从计算机指令系统的设计的角度，可将计算机分为复杂指令系统计算机（CISC）和。
8.数据传送指令用以实现①与②之间的数据传送。
9.指令系统是计算机的①件语言系统。也称为②语言。
选择题
1. 以下四种类型指令中，执行时间最长的是。
A.RR型
B.RS型
C.SS型
D.程序控制指令
2. 先计算后再访问内存的寻址方式是。
A.立即寻址
B.直接寻址
C.间接寻址
D.变址寻址
3. 指令系统采用不同寻址方式的目的主要是。
A.可真接访问外存
B.提供扩展操作码并降低译码难度
C.实现存储程序和程序控制
D.缩短指令长度,扩大寻址空间,提高编程的灵活性
4. 堆栈常用于。
A.数据移位
B.保护程序现场
C.程序转移
D.输入输出
5. 数据传送指令不包括.
A.寄存器—寄存器
B.寄存器---存储器
C.立即数---存储器D寄存器---立即数
6. 下列指令中，是用户不能使用的。
A.堆栈操作指令.
B.移位操作指令
C.特权指令
D.字符串处理指令
7. 在一地址格式指令中，下面论述正确的是。
A.仅能有一个操作数,它由地址码提供
B.一定有两个操作数,另个隐含的
C.可能有一个操作数,也可能有两个操作数
D.如果有两个操作数,另一个操作数是本身
8. 方式对实现程序浮动提供了支持。
A.变址寻址
B.相对寻址
C.间接寻址
D.寄存器间接寻址
9. 在计算机存放当前指令地址的寄存器叫(1) ；在顺序执行指令的情况下
（存储器按字节地址编址，指令性计划字长32位），每执行一条指令，使寄存器自动加(2) ，在执行(3) 指令或(4) 操作时，(5) 应接收新地址。
A. 指令寄存器
B.地址寄存器
C.程序计数器
D.转移
E.中断
F. 顺序
G.1 H.2
I.4
10. 假设微处理器的主频为50MHz，两个时钟周期组成一个机器周期，平均三个
机器周完成一条指令，则它的机器周期为(1) ns，平均运算速度接近为(2) MIPS.
(1)A. 10 B.20
C. 40
D.100
(2)A. 2 B.3
C.8
D.15
湖南师范大学2012—2013学年第一学期信息与计算科学专业2011年级期末/ 补考/重修课程 计算机组成原理考核试题 出卷人：毛禄广 课程代码：考核方式: 考试时量：分钟试卷类型：A/B/C/D 一、单选题（30分，每题2分） 1. 算术逻辑单元的简称为（）B A、CPU。 B、ALU。 C、CU。 D、MAR。 2. EPROM是指（）D A.读写存储器 B.只读存储器 C.闪速存储器 D.可擦除可编程只读存储器 3. 异步通信的应答方式不包括（）D A、不互锁 B、半互锁 C、全互锁 D、以上都不包括 4. 三种集中式总线仲裁中，______方式对电路故障最敏感。A A、链式查询 B. 计数器定时查询 C. 独立请求D、以上都不正确 5. 下面说法正确的是：（）B A、存储系统层次结构主要体现在缓存-主存层次上； B、缓存-主存层次主要解决CPU和主存速度不匹配的问题； C、主存和缓存之间的数据调动对程序员也是不透明的； D、主存和辅存之间的数据调动由硬件单独完成。 6. 动态RAM的刷新不包括( ) D A、集中刷新 B、分散刷新 C、异步刷新 D、同步刷新 7. 关于程序查询方式、中断方式、DMA方式说法错误的是（）D A、程序查询方式使CPU和I/O设备处于串行工作状态，CPU工作效率不高； B、中断方式进一步提高了CPU的工作效率； C、三者中DMA方式中CPU的工作效率最高； D、以上都不正确。 第 1 页共5 页 8. 发生中断请求的条件不包括（）D A.一条指令执行结束 B.一次I/O操作结束 C.机器内部发生故障 D.一次DMA操作结束 9. DMA的数据传送过程不包括（）A A、初始化 B、预处理 C、数据传送 D、后处理 10. 下列数中最大的数为（）B A.（10010101）2 B.（227）8 C.（96）8 D.（143）5 11. 设32位浮点数中，符号位为1位，阶码为8位，尾数位为23位，则它所能表示的最大规．格化正数为（）B A +（2 – 2-23）×2+127B．[1+（1 – 2-23）]×2+127 C．+（2 – 223）×2+255D．2+127 -223 12. 定点运算中，现代计算机都采用_______做加减法运算。（）B A、原码 B、补码 C、反码 D、移码 13._________中乘积的符号位在运算过程中自然形成。（）C A、原码一位乘 B、原码两位乘 C、补码一位乘 D、以上都不是 14.设x为真值，x*为绝对值，则[-x*]补=[-x]补能否成立（）C A、一定成立 B、不一定成立 C、不能成立 D、以上都不正确 15. 最少可以用几位二进制数即可表示任一5位长的十进制整数。（）A A、17 B、16 C、15 D、18 二、填空题（共10分，每题1分） 1.总线控制分为判优控制和________。（通信控制） 2.总线通信常用四种方式________、异步通信、半同步通信、分离式通信。（同步通信） 3.按在计算机系统中的作用不同，存储器主要分为主存储器、辅助存储器、_________。（缓冲存 储器） 4.随机存取存储器按其存储信息的原理不同，可分为静态RAM和__________。（动态RAM） 5.I/O设备与主机交换信息的五种控制方式是程序查询方式、中断方式和、_________、I/O通道方 式和I/O处理机方式。（DMA方式） 6.程序查询方式中为了完成查询需要执行的三条指令分别为测试指令、________、转移指令。（传 送指令） 7.浮点数由阶码和________两部分组成。（尾数） 8.二进制数-0.1101的补码为__________。（10011） 9._______是补码一位乘中乘数符号为负时的方法。（校正法）
第一章计算机系统概论 计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。早起将运算器和控制器合在一起称为CPU（中央处理器）。目前的CPU包含了存储器，因此称为中央处理器。存储程序并按地址顺序执行，这是冯·诺依曼型计算机的工作原理，也是CPU自动工作的关键。 计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。 习题：4冯·诺依曼型计算机的主要设计思想是什么？它包括那些主要组成部分？ 主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备 5什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？ 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字 7指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序 第二章运算方法和运算器 按 对阶操作。
直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。 1第三章 内部存储器 CPU 能直接访问内存（cache 、主 存） 双端口存储器和多模块交叉存储器属于并行存储器结构。 cache 是一种高速缓冲存储器，是为了解决CPU 和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache 体系，指令cache 与数据cache 分设体 系。要求cache 的命中率接近于1 适度地兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。 习题： 1设有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K ×8位SRAM 芯片组成，需要多少片； （3）需要多少位地址做芯片选择？ (1)字节M 4832*220= (2)片84*28 *51232*1024==K K (3)1位地址作芯片选择 2 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问： （1） 若每个内存条16M ×64位，共需几个内存条？ （2）每个内存条共有多少DRAM 芯片？ （3）主存共需多少DRAM 芯片？CPU 如何选
计算机组成原理 要求： 1.独立完成，作答时要按照模版信息 ．．．．填写完整，写明题型、题号； 2.作答方式：手写作答或电脑录入，使用学院统一模版（模版详见附件）； 3.提交方式：以下两种方式任选其一， 1)手写作答的同学可以将作业以图片形式打包压缩上传； 2)提交电子文档的同学可以将作业以word文档格式上传； 4.上传文件命名为“中心-学号-姓名-科目.rar”或“中心-学号-姓名-科 目.doc”； 5.文件容量大小：不得超过10MB。 请在以下几组题目中，任选一组题目作答，满分100分。 第一组： 一、论述题（20分） 1、简述：一条指令通常由哪些部分组成？简述各部分的功能。 二、分析题（30分） 1、指令格式结构如下所示，使分析指令格式以及寻址方式特点。 15 10 9 5 4 0 1. 有一台磁盘机器，平均寻道时间为30ms，平均旋转等待时间为120ms，数据传输速率为500B/ms，磁盘机桑存放着1000件每件3000B的数据。现欲把一件数据取走，更新后放回原地，假设一次取出或写入所需时间为：平均寻道时间+平均等待时间+数据传送时间。另外，使用CPU更新信息所需时间为4ms，并且更新时间同输入输出操作不相重叠。试问：（20分）（1）更新磁盘上全部数据需要多少时间？ （2）若磁盘以及旋转速度和数据传输率都提高一倍，更新全部数据需要多少时间？2、有一个具有20位地址和32位字长的存储器，问：（30分） （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？ （3）需要多少位地址作为芯片选择？
第二组： 一、论述题（20分） 1、解释术语：总线周期。 二、分析题（30分） 1、CPU结构图如下图所示，其中有一个累加寄存器AC，各部分之间的连线表示数据通路，剪头表示信息传送方向。 （1）标明图中四个存储器的名称。 （2）简述指令从主存取到控制器的数据通路。 （3）简述数据在运算器和主存之间进行存/取访问的数据通路。 三、计算题（共50分） 1、已知某磁盘存储器转速为2400转/分，每个记录面道数为200道，平均查找时间为60ms，每道存储容量为96Kbit，求磁盘的存取时间与数据传播率。（20分） 2、今有4级流水线分别完成取值、指令译码并取数、运算、送结果四步操作，近假设完成各部操作的时间依次为100ns，100ns，80ns，50ns。请问：（30分） （1）流水线的操作周期应设计为多少？ （2）若相邻两条指令发生数据相关，并且在硬件上不采取措施，那么第二条指令推迟多少时间进行？ （3）若果在硬件设计上加以改进，至少推迟多少时间？
哈工大 2003 年 秋 季学期 题号 一 二 三 四 五 六 七 八 九 十 总分 分数 一、 填空题（24分） 1．DMA 的数据块传送可分为 、 和 阶段。 2．设 n = 16 （不包括符号位），机器完成一次加和移位各需100ns ，则原码一位乘最多需 ns,补码Booth 算法最多需 ns 。 3．设相对寻址的转移指令占2个字节，第一字节为操作码，第二字节是位移量（用补码表示），每当CPU 从存储器取出一个字节时，即自动完成（pc ）+ 1→ pc 。设当前指令地址为3008H ，要求转移到300FH ，则该转移指令第二字节的内容应为 。若当前指令地址为300FH ，要求转移到3004H ，则该转移指令第二字节的内容为 。 4．设浮点数阶码为8位（含1位阶符），用移码表示，尾数为24位（含1位数符），用补码规格化表示，则对应其最大正数的机器数形式为 ，真值为 （十进制表示）； 对应其绝对值最小负数的机器数形式为 ，真值为 （十进制表示）。 5．利用 指令进行输入输出操作的I/O 编址方式为统一编址。 班号 姓名 计算机组成原理 试 题
6．一个组相联映像的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共位，其中主存字块标记应为位，组地址应为位，Cache地址共位。 7．和组成存储系统的层次结构。 8．在总线集中式判优控制中，方式对故障很敏感， 方式速度最快。对于同步通信而言，影响其效率的主要因素是，它一般用于场合。 二、解释下列概念（20分） 1．机器周期和时钟周期 2．周期挪用和向量地址 3．中断隐指令及其功能 4．双重分组跳跃进位
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自____C__。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．___C___可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指_B_____。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_____B_。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用___A___，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第___B___种说法是正确的。 A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是___C___。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是___C___。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址
哈工大计算机组成大作业 哈工大计算机组成原理自主实验 计算机组成原理自主实验报告 第四章‐实验1 一个2114 存储芯片的实现 要求：外特性与2114 芯片一致（P77，图4.12），可以设计成为64*64 个存储单元的堆。 A0-A9：地址线 I/O：数据输入输出线 CS：片选信号 R/W：读写信号 VHDL代码： library IEEE;
use IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; entity shiyan41 is PORT(clk, we, cs,reset: in STD_LOGIC; data: inout STD_LOGIC_VECTOR(3 downto 0); adr: in STD_LOGIC_VECTOR(9 downto 0)); end shiyan41; architecture Behavioral of shiyan41 is typemem is array (63 downto 0) of STD_LOGIC_VECTOR(63 downto 0); signal data_in: STD_LOGIC_VECTOR(3 downto 0); signaldata_out: STD_LOGIC_VECTOR(3 downto 0); signalsram : mem; signalcs_s : std_logic; signalwe_s : std_logic; signaladdr_in_row: std_logic_vector(5 downto 0);
一、选择题 1.假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校 验的字符码是______。 A 11001011 B 11010110 C 11000001 D 11001001 2.8位定点字长的字，采用2的补码表示时，一个字所能表示的整 数范围是______。 A .–128 ~ +127 B. –127 ~ +127 C. –129 ~ +128 D.-128 ~ +128 3.下面浮点运算器的描述中正确的句子是：______。 a)浮点运算器可用阶码部件和尾数部件实现 b)阶码部件可实现加、减、乘、除四种运算 c)阶码部件只进行阶码相加、相减和比较操作 d)尾数部件只进行乘法和减法运算 4.某计算机字长16位，它的存贮容量是64KB，若按字编址，那 么它的寻址范围是______ A. 64K B. 32K C. 64KB D. 32 KB 5.双端口存储器在______情况下会发生读/写冲突。 a)左端口与右端口的地址码不同 b)左端口与右端口的地址码相同 c)左端口与右端口的数据码不同 d)左端口与右端口的数据码相同
6.寄存器间接寻址方式中，操作数处在______。 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 7.微程序控制器中，机器指令与微指令的关系是______。 a)每一条机器指令由一条微指令来执行 b)每一条机器指令由一段微指令编写的微程序来解释执行 c)每一条机器指令组成的程序可由一条微指令来执行 d)一条微指令由若干条机器指令组 8.按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是 ______。 a)全串行运算的乘法器 b)全并行运算的乘法器 c)串—并行运算的乘法器 d)并—串型运算的乘法器 9.由于CPU内部的操作速度较快，而CPU访问一次主存所花的 时间较长，因此机器周期通常用______来规定。 a)主存中读取一个指令字的最短时间 b)主存中读取一个数据字的最长时间 c)主存中写入一个数据字的平均时间 d)主存中读取一个数据字的平均时间 10.程序控制类指令的功能是______。 A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送
计算机组成原理试题 一、选择题 （ c ）1、在下列四句话中，最能准确反映计算机主要功能的是下面哪项。 A．计算机可以存储大量信息 B．计算机能代替人的脑力劳动 C．计算机是一种信息处理机 D．计算机可实现高速运算 （ c ）2、计算机硬件能直接执行的只能是下面哪项。 A．符号语言 B．汇编语言 C．机器语言 D．机器语言和汇编语言 （ c ）3、运算器的核心部件是下面哪项。 A．数据总线 B．数据选择器 C．算术逻辑运算部件 D．累加寄存器 （ c ）4、对于存储器主要作用，下面哪项说法正确。 A．存放程序 B．存放数据 C．存放程序和数据 D．存放微程序 （ c ）5、至今为止，计算机中所含所有信息仍以二进制方式表示，其原因是下面哪项。 A．节约元件 B．运算速度快 C．物理器件性能决定 D．信息处理方便（ a ）6、CPU中有若干寄存器，其中存放存储器中数据的寄存器是下面哪项。 A．地址寄存器 B．程序计数器 C．数据寄存器 D．指令寄存器（d？）7、CPU中有若干寄存器，其中存放机器指令的寄存器是下面哪项。 A．地址寄存器 B．程序计数器 C．指令寄存器 D．数据寄存器 （ c ）8、CPU中有若干寄存器，存放CPU将要执行的下一条指令地址的寄存器是下面哪项。 A．地址寄存器 B．数据寄存器 C．程序计数器 D．指令寄存器 （c）9、CPU中程序状态寄存器中的各个状态标志位是依据下面哪项来置位的。 A．CPU已执行的指令 B．CPU将要执行的指令 C．算术逻辑部件上次的运算结果 D．累加器中的数据 （ b ）10、为协调计算机各部件的工作，需要下面哪项来提供统一的时钟。 A．总线缓冲器 B．时钟发生器 C．总线控制器 D．操作命令发生器 （ c ）11、下列各种数制的数中最小的数是下面哪项。 A．(101001)2 B．(52)8 C．（101001）BCD D．(233)H （ d ）12、下列各种数制的数中最大的数是下面哪项。 A．(1001011)2 B．75 C．(112)8 D．(4F)H （ b ）13、将十进制数15/2表示成二进制浮点规格化数（阶符1位，阶码2位，数符1位，尾数4位）是下面哪项。 A．01101110 B．01101111 C．01111111 D．11111111
- 1 - 西南大学培训与继续教育学院课程考试试题卷 学期：2020年秋季 课程名称【编号】： 计算机组成原理 【0013】 A 卷 考试类别:大作业 满分：100 分 一、大作业题目 1. 已知：x= 0.1011，y = - 0.0101，求 ：[ 21x]补，[ 41 x]补，[ - x ]补，[21y]补，[4 1 y]补，[ - y ]补 1. 解： [ x ]补du = 0.1011 ， [ y ]补 = 1.1011 [1/2 x ]补 = 0.01011 ， [1/2y]补 = 1.11011 [1/4 x ]补 = 0.001011 ，[ 1/4 y ]补 = 1.111011 [ - x ]补 = 1.0101 ， [ - y ]补 =0.0101 2.指令有哪些寻址方式？设指令格式如下所示，其中OP 为操作码，试分析指令格式特点。 18 12 11 10 9 5 4 0 OP ---------- 源寄存器 目标寄存器 3.动态存储器为什么要刷新？刷新有哪些方法？完成由2K ×4位芯片构成4K ×8位存储器连接图。 动态MOS 存储单元存储信息的原理，是利用MOS 管栅极电容具有暂时存储信息的作用。但由于漏 电流的存在，栅极电容上存储的电荷不可能长久保持不变，因此为了及时补充漏掉的电荷，避免存储信息丢失，需要定时地给栅极电容补充电荷，通常把这种操作称作刷新或再生。 常用的刷新方式有三种，一种是集中式，另一种是分散式，第三种是异步式。 集中式刷新：在整个刷新间隔内，前一段时间重复进行读/写周期或维持周期，等到需要进行刷新操作时，便暂停读/写或维持周期，而逐行刷新整个存储器，它适用于高速存储器。 分散式刷新：把一个存储系统周期t c 分为两半，周期前半段时间t m 用来读/写操作或维持信息，周期后半段时间t r 作为刷新操作时间。这样，每经过128个系统周期时间，整个存储器便全部刷新一遍。 异步式刷新：前两种方式的结合 芯片数=总容量/容量=4k*8÷2k*4=4片。将每四块分为一组，形成32位的数据宽度，根据该储存容量大小一共需要16位地址线（可以根版据储存容量除以数据宽度来确定）。 将32K*8芯片组成128K*16的只读度器，所以首先位扩展将数据线8扩展到16，即D0~D15，然问后字 扩展32K 是15条地址线，128是17条地址线，所以要答用2/4译码器将地址线15扩展到17，需要用到的芯片是(128/32)*(16/8)=8，连接如图所示！红色为A0~A14的地址总线。 4. 今有4级流水线分别完成取值、指令译码并取数、运算、送结果四步操作，今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns 。请问：（1）流水线的操作周期应设计为多少？（2）若相邻两条加减法指令发生数据相关（ADD ：R1，R2，R3 ；R2+R3->R1与SUB ：R4,R1,R5；R1-R5->R4），而且在硬件上不采取措施，那么第二条指令要推迟多少时间进行。（3）如果在硬件设计上加以改进，至少需推迟多少时间？ 5.什么是中断？什么是多重中断？假定硬件原来的响应顺序为0→1→2，试设置中断屏蔽字，将中断优先级改为1→2→0。（注：中断允许用“0”表示，中断禁示“1”表示）。 二、大作业要求 大作业共需要完成三道题： 第1-2题选作一题，满分35分；
计算机组成原理期末考试试题及答案 文稿归稿存档编号：[KKUY-KKIO69-OTM243-OLUI129-G00I-FDQS58-
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．______可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指______。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用______，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第______种说法是正确的。
A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相 同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是______。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是______。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 D．以上都不对。 9．一个节拍信号的宽度是指______。 A．指令周期； B．机器周期； C．时钟周期； D．存储周期。 10．将微程序存储在EPROM中的控制器是______控制器。 A．静态微程序； B．毫微程序； C．动态微程序； D．微程序。 11．隐指令是指______。 A．操作数隐含在操作码中的指令； B．在一个机器周期里完成全部操作的指令； C．指令系统中已有的指令；
计算机组成原理试题及答案 一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。） 1.若十进制数据为137.5则其八进制数为（B ）。 A、89.8 B、211.4 C、211.5 D、1011111.101 2.若x补=0.1101010，则x原=（A ）。 A、1.0010101 B、1.0010110 C、0.0010110 D、0.1101010 3.若采用双符号位，则发生正溢的特征是：双符号位为（B）。 A、00 B、01 C、10 D、11 4.原码乘法是（A ）。 A、先取操作数绝对值相乘，符号位单独处理 B、用原码表示操作数，然后直接相乘 C、被乘数用原码表示，乘数取绝对值，然后相乘 D、乘数用原码表示，被乘数取绝对值，然后相乘 5.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 6.下列数中，最小的数是（A）。 A．(101001)2B．(52)８C．(2B)16D．45 7.下列数中，最大的数是（D）。 A．(101001)2B．(52)８C．(2B)16D．45 8.下列数中，最小的数是（D）。 A．（111111）2B．（72）８C．（2F）16D．50 9.已知：X=－0.0011，Y= -0.0101。（X+Y）补= ( A)。 Ａ．１．１１００Ｂ．１．１０１０ Ｃ．１．０１０１Ｄ．１．１０００ 10.一个512KB的存储器,地址线和数据线的总和是（C ）。 A．17 B．19C．27D．36 11.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C ）。 A．64K B．32KB C．32K D．16KB 12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C ）。 A.21 B.17 C.19 D.20 12.计算机内存储器可以采用（A）。 A.RAM和ROM B.只有ROM C.只有RAM D.RAM和SAM 13.单地址指令中为了完成两个数的算术操作，除地址码指明的一个操作数外，另一个数常需采用( C) 。 A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式 14.零地址运算指令在指令格式中不给出操作数地址，因此它的操作数来自(B)。 A.立即数和栈顶 B.栈顶和次栈顶 C.暂存器和栈顶 D.寄存器和内存单元 15.指令系统中采用不同寻址方式的目的主要是( C)。 A.实现存储程序和程序控制 B.可以直接访问外存 C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度 16.用于对某个寄存器中操作数的寻址方式称为( C)寻址。 A.直接 B.间接 C.寄存器直接 D.寄存器间接 17.寄存器间接寻址方式中，操作数处在( B )。 A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈 18.RISC是(A)的简称。 A.精简指令系统计算机 B.大规模集成电路
武汉大学计算机学院 2007-2008学年第一学期2006级《计算机组成原理》 期末考试试题A卷答案 __ 学号_______ 班级 ____ _____ 姓名__ _________ 成绩_____ ___ 1．（16分）一浮点数，阶码部分为q位，尾数部分为p位，各包含一位符号位，均用补码表示；该浮点数所能表示的最大正数、最小正数、最大负数和最小负数分别是多少？ 解： 2．在一个具有四体低位多体交叉的存储器中，如果处理器的访存地址为以下十进制。求该存储器比单体存储器的平均访问速率提高多少？（忽略初启时的延迟） （1）1、2、3、…… 32 （10分） （2）2、4、6、…… 32 （10分） 解：设存储器的访问周期为T。 （1）四体低位多体交叉的存储器访问的情况如下： 1、2、3 所需时间= T ； 4、5、6、7 所需时间= T ； 8、9、10、11 所需时间= T ； 12、13、14、15 所需时间= T ； 16、17、18、19 所需时间= T ； 20、21、22、23 所需时间= T ； 24、25、26、27 所需时间= T ； 28、29、30、31 所需时间= T ； 32 所需时间= T ； 四体低位多体交叉的存储器访问所需时间=9T; 单体存储器访问所需时间=32T； 所以平均访问速率提高：32/9倍
（2）四体低位多体交叉的存储器访问的情况如下： 2 所需时间= T ； 4、6 所需时间= T ； 8、10 所需时间= T ； 12、14 所需时间= T ； 16、18 所需时间= T ； 20、22 所需时间= T ； 24、26 所需时间= T ； 28、30 所需时间= T ； 32 所需时间= T ； 四体低位多体交叉的存储器访问所需时间= 9T; 单体存储器访问所需时间=16T； 所以平均访问速率提高：16/9倍 3．（20分）假定指令格式如下： 其中： D／I为直接／间接寻址标志，D／I＝0表示直接寻址，D／I＝1表示间接寻址。 Bit10＝1：变址寄存器I寻址； 设有关寄存器的内容为(I)=063215Q 试计算下列指令的有效地址。（Q表示八进制） (1) 152301Q (2) 140011Q 解： (1) 152301Q＝1 101 010 011 000 001 因为Bitl0(I)＝1，故为变址寄存器寻址，EA＝(I)+A＝063215+301＝063516Q。 (3) 140011Q＝1 100 000 000 001 001 因为D／I＝0，故为直接寻址，EA＝A＝011Q。 4. 已知某运算器的基本结构如图所示，它具有＋(加)、－(减)、和Ｍ(传送)三种操作。 (1) 写出图中1～12表示的运算器操作的微命令；（6分） (2) 设计适合此运算器的微指令格式；（6分） (3) 指令DDA的功能是计算R1、R2和R3三个寄存器的和，若进位C＝0，则R1＋R2→R2；若进位C＝1，则R1＋R2＋R3→R2，画出指令DDA的微程序流程图，并列出微操作序列（取指令流程不写，取指令微指令安排在0号单元中）；（6分） （4）设下址地址为5位，将微程序流程图安排在1～3号单元里；（6分）
1.刷新存储器的重要性能指标是它的带宽。若显示工作方式采用分辨率为1024*768，颜色深度24位，帧频（刷新速度）为72Hz,求： 1）刷新存储器的容量是多少 2）刷新存储器的带宽是多少 1）刷新存储器的容量= 1024*768 * 24bit= 2）帧频（刷新速度）为72Hz指的是：每秒钟读72次， 所以，刷新存储器的带宽=1024*768 * 24bit *72 次/秒=162MB/s 2.试推导磁盘存储器读写一块信息所需要的总时间 读写一块总时间TB=平均找道时间Ts+平均等待时间Tw +读写传输时间Tt 读写一块总时间TB=平均找道时间+平均等待时间+读写传输时间=Ts+Tw+Tt 1）Tw 设磁盘每秒r转，每条磁道N个字，则数据传输率=rN个字/秒 转一周的时间=1/r,所以 Tw =1/2*(1/r)=1/(2r) 2）Tt 又设每块的字数是n,一旦读写头定位在该块，则Tt≈n/(rN)秒 所以TB=Ts+ 1/(2r)+ n/(rN) 秒 3.采用串行接口进行7位ASCII码传送，带有一位奇偶校验位、一位起始位和一位停止位，当波特9600波特时，字符传送率是 9600波特=9600bit/秒 =9600 bit*(1字符/10bit)/秒 =960字符/秒 4．某总线在一个总线周期中并行传送8个字节的信息，设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHz,求总线带宽 Dr=8字节/T秒=8*70*10^6≈420MB/秒 5.某机器CPU中有16个寄存器，运行某中断处理程序时，仅用到其中的2个寄存器，请问响应中断而进入该中断处理程序时是否将通用寄存器内容保存到主存中去需保存几个寄存器 要将通用寄存器内容保存到主存中去。 只要保存中断处理程序用到的那2个寄存器的内容。 1.已知cache的存储周期是40ns,主存存储周期200ns, cache/主存系统平均50ns,求cache的命中率访问n个字，设命中率为H cache/主存系统的平均访问时间 =命中cache的时间+不命中cache的主存访问时间 =H*Tc+(1-H)*Tm =H*40+(1-H)*200 =50
计算机组成原理试题4 一、选择题（共20分，每题1分） 1．一条指令中包含的信息有。 A．操作码、控制码； B．操作码、向量地址； C．操作码、地址码。 2．在各种异步通信方式中，______速度最快。 A．全互锁； B．半互锁； C．不互锁。 3．一个512KB的存储器，其地址线和数据线的总和是______。 A．17； B．19； C．27。 4．在下列因素中，与Cache的命中率无关的是。） A．Cache块的大小； B．Cache的容量； C．主存的存取时间。 5．在计数器定时查询方式下，若计数从0开始，则______。 A．设备号小的优先级高； B．每个设备使用总线的机会相等； C．设备号大的优先级高。 6．Cache的地址映象中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作。 A．直接映象； B．全相联映象； C．组相联映象。 7．中断服务程序的最后一条指令是______。 A．转移指令； B．出栈指令； C．中断返回指令。 8．微指令操作控制字段的每一位代表一个控制信号，这种微程序的控制（编码）方式是______。 A．字段直接编码； B．直接编码； C．混合编码。 9．在取指令操作之后，程序计数器中存放的是______。 A．当前指令的地址； B．程序中指令的数量； C．下一条指令的地址。 10．以下叙述中______是正确的。 A．RISC机一定采用流水技术；
B．采用流水技术的机器一定是RISC机； C．CISC机一定不采用流水技术。 11．在一地址格式的指令中，下列是正确的。 A．仅有一个操作数，其地址由指令的地址码提供； B．可能有一个操作数，也可能有两个操作数； C．一定有两个操作数，另一个是隐含的。 12．在浮点机中，判断原码规格化形式的原则是______。 A．尾数的符号位与第一数位不同； B．尾数的第一数位为1，数符任意； C．尾数的符号位与第一数位相同； D．阶符与数符不同。 13．I/O采用不统一编址时，进行输入输出操作的指令是______。 A．控制指令； B．访存指令； C．输入输出指令。 14．设机器字长为64位，存储容量为128MB，若按字编址，它的寻址范围是。 A．16MB； B．16M； C．32M。 15．寻址便于处理数组问题。 A．间接寻址； B．变址寻址； C．相对寻址。 16．超标量技术是______。 A．缩短原来流水线的处理器周期； B．在每个时钟周期内同时并发多条指令； C．把多条能并行操作的指令组合成一条具有多个操作码字段的指令。 17．以下叙述中______是错误的。 A．取指令操作是控制器固有的功能，不需要在操作码控制下完成； B．所有指令的取指令操作都是相同的； C．在指令长度相同的情况下，所有指令的取指操作都是相同的。 18．I/O与主机交换信息的方式中，中断方式的特点是______。 A．CPU与设备串行工作，传送与主程序串行工作； B．CPU与设备并行工作，传送与主程序串行工作； C．CPU与设备并行工作，传送与主程序并行工作。 19．设寄存器内容为11111111，若它等于+127，则为______。 A．原码； B．补码； C．反码； D．移码。 20．设机器数采用补码形式（含l位符号位），若寄存器内容为9BH，则对应的十进制数为______。 A．-27； B．-97；
计算机组成原理期末考试试卷（1） 一．选择题（下列每题有且仅有一个正确答案，每小题2分，共20分）1．假设下列字符码中最后一位为校验码，如果数据没有错误，则采用偶校验的字符码的是____。 A. 11001011 B. 11010110 C. 11000001 D. 11001001 2．在定点二进制运算器中，减法运算一般通过______ 来实现。 A. 补码运算的二进制加法器 B. 补码运算的二进制减法器 C. 补码运算的十进制加法器 D. 原码运算的二进制减法器 3．下列关于虚拟存储器的说法，正确的是____。 A. 提高了主存储器的存取速度 B. 扩大了主存储器的存储空间，并能进行自动管理和调度 C. 提高了外存储器的存取速度 D. 程序执行时，利用硬件完成地址映射 4．下列说法正确的是____。 A. 存储周期就是存储器读出或写入的时间 B. 双端口存储器采用了两套相互独立的读写电路，实现并行存取 C. 双端口存储器在左右端口地址码不同时会发生读/写冲突 D. 在cache中，任意主存块均可映射到cache中任意一行，该方法称为直接映射方式 5．单地址指令中，为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个操作数一般采用____寻址方式。 A. 堆栈 B. 立即 C. 隐含 D. 间接 6．指令系统中采用不同寻址方式的目的主要是______ 。 A．实现存储程序和程序控制 B．提供扩展操作码的可能并降低指令译码难度 C．可以直接访问外存 D．缩短指令长度，扩大寻址空间，提高编程灵活性7．下列说法中，不符合RISC指令系统特点的是____。 A. 指令长度固定，指令种类少 B. 寻址方式种类尽量少，指令功能尽可能强 C. 增加寄存器的数目，以尽量减少访存的次数 D. 选取使用频率最高的一些简单指令，以及很有用但不复杂的指令
计算机组成原理大作业 HUA system office room 【HUA16H-TTMS2A-HUAS8Q8-HUAH1688】
计算机组成原理 大作业 院（系）：物联网工程学院 专业: 计算机科学与技术 班级： 学号: 姓名： 摘要 1.计算机硬件系统：到目前为止，计算机仍沿用由冯.诺依曼首先提出的基于总线的计算机硬件系统。其基本设计思想为： a.以二进制形式表示指令和数据。 b.程序和数据事先存放在存储器中，计算机在工作时能够高速地从存储器中取出指令加以执行。 c.由运算器、控制器、存储器、输入设备和输出设备等五大部件组成计算机硬件系统。 2.计算机软件系统：所谓软件，就是为了管理、维护计算机以及为完成用户的某种特定任务而编写的各种程序的总和。计算机的工作就是运行程序，通过逐条的从存储器中取
出程序中的指令并执行指令所规定的操作而实现某种特定的功能。微型计算机的软件包括系统软件和用户（应用）软件。 关键词：计算机系统硬件存储器控制器运算器软件 目录 摘要 (2) 第一章总体设计 (4) 问题描述 (4) 实验环境 (4) 软件介绍 (4) 模块介绍 (4) 实验目的 (5) 实验内容 (5) 第二章原理图 (6) 第三章管脚分配 (7) 第四章微程序设计 (8) 1. alu_74181 (8)
2. romc (9) 第一章总体设计 问题描述 从两个reg_74244中分别取出两数经过总线，各自分别到达两个寄存器reg_74373，再由两个寄存器到达运算器alu_74181，在运算器里经过运算得出结果，结果再由总线传输进入另外的一个寄存器reg_74373，输出。 实验环境 软件介绍 ISE的全称为Integrated Software Environment，即“集成软件环境”，是Xilinx公司的硬件设计工具。它可以完成FPGA开发的全部流程，包括设计输入、仿真、综合、布局布线、生成BIT文件、配置以及在线调试等，功能非常强大。ISE除了功能完整，使用方便外，它的设计性能也非常好，拿ISE 9.x来说，其设计性能比其他解决方案平均快30%，它集成的时序收敛流程整合了增强性物理综合优化，提供最佳的时钟布局、更好的封装和时序收敛映射，从而获得更高的设计性能。 模块介绍 微程序控制器 微程序控制器是一种控制器，同组合逻辑控制器相比较，具有规整性、灵活性、可维护性等一系列优点，因而在计算机设计中逐渐取代了早期采用的组合逻辑控制器，并已被
一、简答题 1、试述浮点数规格化的目的和方法。 答：浮点的规格化是为了使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时，若符号位与小数点后的第一位不相等，则被定义为已规格化的数，否则便是非规格化数。通过规格化，可以保证运算数据的精度。 方法：进行向左规格化，尾数左移一位，阶码减1，直到规格化完毕。 2、简述循环冗余码（CRC）的纠错原理。 答：CRC码是一种纠错能力较强的校验码。在进行校验时，先将被检数据码的多项式用 生成多项式G（X）来除，若余数为0，说明数据正确；若余数不为0，则说明被检数据有错。 只要正确选择多项式G（X），余数与CRC码出错位位置的对应关系是一定的，由此可以 用余数作为判断出错位置的依据而纠正出错的数据位。 3、DRAM存储器为什么要刷新？有几种刷新方式? DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像 SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅 极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。 ①集中式---正常读/写操作与刷新操作分开进行，刷新集中完成。 ②分散式---将一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。 ③异步式---前两种方式的结合，每隔一段时间刷新一次，保证在刷新周期内对整个存储器 刷新一遍。 4、CPU中有哪些主要寄存器？简述这些寄存器的功能。 （1）指令寄存器（IR）：用来保存当前正在执行的一条指令。 （2）程序计数器（PC）：用来确定下一条指令的地址。 （3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。 （4）缓冲寄存器（DR）： <1>作为CPU和内存、外部设备之间信息传送的中转站。 <2>补偿CPU和内存、外围设备之间在操作速度上的差别。 <3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。 （5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。 （6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。 5、中断处理过程包括哪些操作步骤？ 关闭中断标识,重要数据入栈, 处理中断服务功能, 数据出栈, 恢复中断标识, 开中断.