当前位置：文档之家 › 基于FPGA的电缆检测系统设计

基于FPGA的电缆检测系统设计

  • 格式：pdf
  • 大小：351.59 KB
  • 文档页数：5

152013年第27卷第2期

0引言

电缆测试目前采用的常用方法有两端测试和单端测试。两端测试的优点是原理简单，但缺点是测

试时要求对方配合，并且需要知道准确的电缆长度等

技术数据，对操作人员要求较高，智能化程度低；单

端测试操作方便，随着电子技术的快速发展，测量原

理也在不断变化。采用片上可编程系统，利用时域反

射原理，采集数据直接在片上系统单芯片、单时钟分

析处理，得到被测同轴电缆故障类型和距离，整个系

统测量精度高、同步性能好、工作时间长、轻盈小

巧，易于携带，是电缆故障检测和线路维护的最佳选

择，同时满足仪器设备高精度、小型化便携式和低成

本的要求。

1测量原理基于脉冲反射法的导线长度测量方法，是在

对脉冲在导线中传播的理论进行分析的基础上，根据

脉冲在导线阻抗不匹配点会发生反射的原理提出的。

其实现方案如下：向被测导线注入发射脉冲，接收于

导线终点处反射的反射脉冲，根据发射脉冲与反射脉

冲的往返时间差和脉冲在导线中传播的波速度，便可

计算出故障点离测试点的距离。

向被测导线（电力电缆，通信电缆等）注入低压

脉冲，当脉冲信号遇到阻抗不匹配点，即导线终点

（开路端）时，通过采集于终点处（即阻抗不匹配端）

反射的行波信号，根据发射脉冲与反射脉冲的往返时

间差和脉冲在导线中传播的波速度，便可计算出故障

点离测试点的距离，见式（1）

：为从测试点到导线终点的距离，m；ｓ；

s。

图1为发射脉冲与接收反射脉冲时间差

可知，则可知每个脉冲的持续时间为1/£¬ÔòÕâ¸öʱ¼ä²î×

1/16PETROLEUMINSTRUMENIS石油仪器2013年4月

确移相计数、分析和处理，得到被测电缆的长度，系

统设计方案如图2所示，通过按键控制发射脉冲的脉

宽，对被测电缆的反射脉冲整形后送控制处理单元处

理，得到被测脉冲控制计数器计数，处理单元将计数值转换为长度显示。

图2系统设计方案

2.1开关整形电路设计

系统中采用FPGA控制的单刀双掷开关ADG719

来实现脉冲的发射和接收的隔离电路设计。AD公司

生产的ADG719是一款切换速度达到200MHz的

CMOSSPDT的轨到轨单刀双掷开关。

比较整形电路选择美国AD公司的超高速运算放

大器AD8009来实现，它具有高达5500V/s的转换速

率、1GHz的-3dB带宽和良好的带内平坦度。由于

AD8009的IN-引脚的电压会受到IN+引脚的电压的影

响，因此针对性地设计了一个电压跟随器，选择使用

的是高精度低失调的运算放大器OP-07。开关整形电

路如图3所示。

图3脉冲发射与反射整形电路

2.2FPGA测量系统设计

由FPGA控制端control给ADG719的pin6输出

一个脉冲信号对被测导线进行测试，将发射信号经

ADG719的pin8送给由AD8009和OP07构成的整形

电路得到发射脉冲信号，经AD8009的pin6回送给

FPGA作为Test_Pulse信号。如图1（b）所示，将发

射电路接收到的信号和数控电位器输出的电平相比较，经过比较器输出规则的脉冲信号，即经过比较电

路把模拟信号变为数字信号；如图1（c）所示，将整

形的反射脉冲信号Test_Pulse与发射脉冲信号control

均二分频后再异或则得到计数门限脉冲；如图1（d）

所示，得到计数门限脉冲内的高频计数脉冲。

2.2.1数字移相测量原理数字移相技术提高脉宽测量精度。移相是指对

于两路同频信号，以其中一路为参考信号，另一路相

对于该参考信号做超前或滞后的移动形成相位差。如

图4所示，原始计数时钟信号CLK0通过移相后得到

CLK90、CLK180、CLK270，相位依次相差90°。用

这四路时钟信号同时驱动四个相同的计数器对待测信

号进行计数。设时钟频率为f，周期为T，四个计数器的计数个数分别为2、4，则最后脉宽测

量值为式（2）：

2＋4）×

的时钟频率对待测信号进行计数测量，从而将测量

精度提高到原来的4倍。本系统的原始时钟为50MHz，

经PLL倍频移相后产生四路200MHz作为计数脉冲，

系统的等效计数频率则为800MHz。如果不考虑各路

计数时钟间的相对延迟时间误差，其测量的最大误差

将降为原来的四分之一，仅为1.25ns；同时，该法保证了整个电路的最大工作频率仍为56,7172013年第27卷第2期

2.3测试与分析

对长度为100m的同轴电缆进行测量，发射脉冲

为200ns，经过反射整形后得到如图6所示实测波形。

被测脉冲脉宽为900ns（二通道为高电平区域），计

数时钟频率为200MHz，计数值为719，测量时差为：

719×1.25＝898.75ns，误差为1.25ns；计数时钟频率

为50MHz，对二通道高电平区域的计数值为179，测

量时差为：179×5＝895ns，误差为5ns。

图6电缆测试的反馈脉冲与被测脉冲

若需进一步提高这种方法的测量精度，可以通过

以下两个方面进行改进：（1）继续提高晶振频率和寻

求速度更快的FPGA芯片。晶振频率越高，系统误差

越小。（2）减小信号延迟误差。延迟误差有两个方面：

FPGA内部

信号延迟，在设计时可以通过调整内部各元件的放置

位置以及连线来尽量减小延迟误差，或者通过添加一些门电路来增加延时以使各信号延迟时间尽可能相同。

3结束语

本文在脉冲反射法测电缆长度的基础上，引入数

字移相计数技术设计了一种高精度的电缆长度测量系

统。实验证明了时钟频率越高，所获得脉冲传播时间

越精确，所测试的电缆全长越精确。整个系统测量精

度高、同步性能好、易于携带独立工作，是电缆测距

行之有效的方法。

参考文献

[1]Guinee，R.A..Anovelpulseechocorrelationtesterfortrans-

missionlinefaultlocationandidentificationusingpseudoran-

dombinarysequences.IndustrialElectronics，2008.IECON

2008.34thAnnualConferenceofIEEE10-13Nov.2008[2]张桂华.基于脉冲反射法的导线长度测量的研究[J].中国

期刊网.2007，7（7）

[3]许珉，白春涛，秦毅男，等.电力电缆故障低压脉冲自

动测距方法[J].继电器，2007，4（7）

[4]谢登科，徐端颐，齐国生，等.基于数字移相的高精度脉

宽测量系统及其FPGA实现[J].电子技术应用.2004，1（1）

[5]AlteraCorp.CycloneIIIDeviceHandbook[Z].2009（资料）[6]潘松，黄继业.EDA技术实用教程（第三版）[M].北

京：科学出版社，2006

[7]PeterAshenden著，夏宇闻，夏嘉宁译.Verilog嵌入式数字

系统设计教程[M].北京：北京航空航天大学出版社，2009

（收稿日期：2012-10-17编辑：姜

婷）图5基于FPGA的测量设计原理图郑恭明等：基于FPGA的电缆检测系统设计Vol.27No.2PETROLEUMINSTRUMENIS

Vol.27No.2Apr.2013

MaoChaoboandWuHongcheng.Eight-channelsynchronousacquisitionsystembasedonFPGA.PI，2013,27(2):1～3

ThetechnologyofmakinguseofFPGAisanoptimizedconcisesolutiontocarryoutamulti-channelsignalacqui-

sitionanddigitalprocessing.Inthepaper,AD7606(ADI)andXC3S500E(FPGAproducedbyXilinx)areemployed

toconstituteaneight-channelsynchronousacquisitionsystem.Basedonthedescriptionofthecircuitcharacteristicsof

AD7606andXC3S500E,somepointsandattentionswhichshouldbetakenintoaccountofthedesignarefurtherelab-

orated.Itprovidesusanoutstandingsolutiontoexploitinganeight-channelsynchronousacquisitionsystembasedon

FPGA.Keywords:AD7606;FPGA;eight-channelsynchronousacquisition

GaoShang,LiuXingbin,LiLei,HuJinhai,WangYanjunandZhangChen.Designandstudyonimpedance

logginginstrumentforproducingliquidusingsplit-flow.PI,2013,27(2):4～6,9

Thedownholeoilwaterratiomeasurementofimpedancetypeliquidproductionprofilelogginginstrumentbyusing

impedancesensorshasbecomethemaintechnologyintheoilfieldwithhighwatercut.Thisinstrumentcanbeused

whenthewaterpresentscontinuousphase,withonlyalittleinfluenceofflowregimeandwithnoinfluenceoftempera-

tureandmineralizationofwater.Atpresent,gasproductiondownholehasbecomeacommonphenomenon,which

affectstheaccuracyofmeasurementwhenthewaterpresentscontinuousphase.Therefore,gasexpulsionbecomesthe

mostpressingissue.However,degassingisjustaneffectivewaytoimprovetheaccuracyofmoisturecontentandflow

ratemeasurement.Thisdesignappliesthegas-liquidshunttotheimpedancetypeliquidproductionprofileloggingin-

strument,soastoseparatethegasandtomeasuretheoilandwatercontentandmoisturecontentseparately.Keywords:multiphaseflow;impedance;split-flow;moisturecontent;flowrate

LuoMingzhang,ZhaoYong,ChenBao,WuXiangpingandSunQintao.MatchtheRussianHILwiththe

EILog06loggingsystem.PI,2013,27(2):7～9

合集下载

基于FPGA的BLVDS总线设计

基于FPGA的BLVDS总线设计

第５２卷第６期　２０１２年６月　电讯技术　Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ　Ｅｎｇｉｎｅｅｒｉｎｇ　Ｖｏ１．５２　Ｎｏ．６　Ｊｕｎ．２０１２　文章编号：１００１—８９３Ｘ（２０１２）０６—１０２２—０５　基于ＦＰＧＡ的ＢＬＶＤＳ总线设计　张洪亮　（中国西南电子技术研究所，成都６１００３６）　摘要：针对现有的航空总线系统结构复杂、传输速率低、电磁兼容性差等问题，提出了一种基于　ＦＰＧＡ的总线型低压差分信号（ＢＬＶＤＳ）总线解决方案。介绍了ＢＬＶＤＳ的总线结构，对ＢＬＶＤＳ的通信　方式和基于ＦＰＧＡ使用硬件描述语言实现ＢＬＶＤＳ总线通信的方法进行了深入研究。同时，分析了信　号传输质量，在工程中验证了其高速率和高可靠的总线传输特性，为新一代航空高速总线系统提供　了参考。　关键词：航空总线；数据传输；总线型低压差分信号；硬件描述语言　中图分类号：Ｖ２４３；ＴＰ３３６　文献标志码：Ａ　ｄｏｉ：１０．３９６９／ｊ．ｉｓｓｎ．１００１—８９３ｘ．２０１２．０６．０３９　Ｄｅｓｉｇｎ　ｏｆ　ＢＬＶＤＳ　Ｂｕｓ　Ｂａｓｅｄ　ｏｎ　ＦＰＧＡ　ＺＨＡＮＧ　Ｈｏｎｇ－ｌｉａｎｇ　（Ｓｏｕｔｈｗｅｓｔ　Ｃｈｉｎａ　Ｉｎｓｔｉｔｕｔｅ　ｏｆ　Ｅｌｅｃｔｍｎｉｃ　Ｔｅｃｈｎｏｌｏｇｙ，Ｃｈｅｎｇｄｕ　６１００３６，Ｃｈｉｎａ）　Ａｂｓｔｒａｃｔ：Ｔｏ　ｓｏｌｖｅ　ｐｒｏｂｌｅｍｓ　ｏｆ　ａｖｉｏｎｉｃｓ　ｓｙｓｔｅｍ　ｂａｓｅｄ　ｏｎ　ｅｌｅｃｔｒｉｃａｌ　ｂｕｓ，ｓｕｃｈ　ａｓ　ｃｏｍｐｌｅｘ　ｓｔｒｕｃｔｕｒｅ，ｌｏｗ　ｔｒａｎｓ．　ｍｉｓｓｉｏｎ　ｒａｔｅ，ｂａｄ　ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ　ｃｏｍｐａｔｉｂｉｌｉｔｙ，ａ　ｋｉｎｄ　ｏｆ　Ｂｕｓ—Ｌｏｗ　Ｖｏｌｔａｇｅ　Ｄｉｆｅｒｅｎｔｉａｌ　Ｓｉｇｎａｌｉｎｇ（ＢＬＶＤＳ）　ｂａｓｅｄ　ｏｎ　Ｈ）ＧＡ　ｉｓ　ｐｒｏｐｏｓｅｄ．Ｔｈｅ　ｓｔｒｕｃｔｕｒｅ　ｏｆ　ＢＬⅧＳ　ｂｕｓ　ｉＳ　ｉｎｔｒｏｄｕｃｅｄ　ａｎｄ　ｒｅｌａｔｅｄ　ｋｅｙ　ｔｅｃｈｎｏｌｏｇｉｅｓ　ａｒｅ　ｉｎｖｅｓｔｉ—　ｇａｔｅｄ　ｉｎｃｌｕｄｉｎｇ　ＢＬＶＤＳ　ｃｏｍｍｕｎｉｃａｔｉｏｎｓ　ａｎｄ　ｔｈｅ　ｍｅｔｈｏｄ　ｆｏｒ　ＢＬＶＤＳ　ｃｏｍｍｕｎｉｃａｔｉｏｎｓ　ｂａｓｅｄ　ｏｎ　Ｆｌ　Ａ　ｂｙ　ｈａｒｄｗａｒｅ　ｄｅｓｃｒｉｐｔｉｏｎ　ｌａｎｇｕａｇｅ．Ａｔ　ｔｈｅ　ｓａｍｅ　ｔｉｍｅ，ｔｈｅ　ｓｉｇｎａｌ　ｔｒａｎｓｍｉｓｓｉｏｎ　ｑｕａｌｉｔｙ　ｉｓ　ａｎａｌｙｓｅｄ，ｔｈｅ　ｈｉｇｈ　ｓｐｅｅｄ　ａｎｄ　ｈｉｇｈ　ｒｅ—　ｌｉａｂｌｅ　ｂｕｓ　ｔｒａｎｓｍｉｓｓｉｏｎ　ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ　ａｒｅ　ｖｅｒｉｆｉｅｄ　ｉｎ　ａｐｐｌｉｃａｔｉｏｎ　ｏｆ　ｐｒｏｊｅｃｔ，ｗｈｉｃｈ　ｐｒｏｖｉｄｅｓ　ｉｍｐｏｒｔａｎｔ　ｒｅｆｅｒｅｎｃｅ　ｆｏｒ　ｎｅｗ—ｓｔｙｌｅ　ａｖｉｏｎｉｃｓ　ｈｉｇｈ　ｓｐｅｅｄ　ｂｕｓ　ｓｙｓｔｅｍ．　Ｋｅｙ　ｗｏｒｄｓ：ａｖｉｏｎｉｃｓ　ｂｕｓ；ｄａｔａ　ｔｒａｎｓｍｉｓｓｉｏｎ；ＢＬＶＤＳ；皿Ｌ　机载数据总线技术是现代先进飞机电传操作系　统和航空综合化最重要的关键技术之一。航空电子　系统的发展对机载数据总线不断提出新的要求…１。　采用新一代的高速率、低功耗、电磁兼容性的总线技　术成为新的发展方向。　总线型低压差分信号（ＢＬＶＤＳ）是一种新型总线　接口电路，适合于多点电缆或背板应用。ＢＬＶＤＳ可以　为系统提供理论最高８００　Ｍｂｉｔ／ｓ的传输速率，并具有　功耗低、电磁兼容性好等特点。受１５５３Ｂ总线的传输　方式启发，笔者基于ＦＰＧＡ，采用硬件描述语言（ｍ）Ｌ）　＊收稿日期：２０１１—１１一Ｏ１：修回日期：２０１２—０４—１０　・１０２２・　实现了２５０　Ｍｂｉｔ／ｓ的ＢＬＶＤＳ的ＦＰＧＡ逻辑设计。　１总线结构及工作过程　１．１总线系统结构　ＢＬＶＤＳ总线通信系统由背板和通信子板组成。　背板有８个插槽，可以插入８个子卡，并布有ＢＬＶＤＳ　总线、备份总线和匹配电阻。通信子板包含３种类　型：主控节点、总线监视器、通信终端。其中，主控节　

基于FPGA的ADC采集系统的设计_毕业设计论文

基于FPGA的ADC采集系统的设计_毕业设计论文

北华航天工业学院毕业论文

I 基于FPGA的ADC采集系统的设计

摘 要

基于FPGA在高速数据采集方面有单片机和DSP无法比拟的优势，FPGA具有时钟频率高，内部延时小，全部控制逻辑由硬件完成，速度快，效率高，组成形式灵活等特点。因此，本文研究并开发了一个基于FPGA的数据采集系统。FPGA的IO口可以自由定义，没有固定总线限制更加灵活变通。本文中所提出的数据采集系统设计方案，就是利用FPGA作为整个数据采集系统的核心来对系统时序和各逻辑模块进行控制。依靠FPGA强大的功能基础，以FPGA作为桥梁合理的连接了ADC、显示器件以及其他外围电路，最终实现了课题的要求，达到了数据采集的目的。

关键词 FPGA A/D转换

北华航天工业学院毕业论文

II Abstract

FPGA is better than microcontroller and DSP in high speed data acquisition, FPGA has

higher internal clock frequency, smaller delay than DSP,and all the control logic of FPGA is

completed by hardware, FPGA has fast speed, high efficiency, and so on. Therefore, this paper

introduces and develops a data acquisition system which is based on FPGA.The I/O pin of

FPGA can be defined yourself without fixed limit,it’s very flexible. This design of data

acquisition system use FPGA as the data acquisition system core to control the timing and the

基于FPGA的脉宽测量

基于FPGA的脉宽测量

FPGA设计基础篇

FPGA设计基础篇

基于FPGA的脉宽测量

著： 开源达人

时间：2016年12月14日

目录

1. 脉宽测量 ............................................................................................................................... 3

1.1简介 ............................................................................................................................ 3

1.2 代码解析.......................................................................................................................... 3

1. 脉宽测量

1.1简介

脉宽测量:测量出PWM波高电平或低电平的宽度。

主要应用：脉宽调制的解调 占空比测量 频率测量

1.2 代码解析

脉宽测量案例1：VHDL 案例工程在如下文件夹中

（1_Foundation_course_of_FPGA_Design\example\Chapter7\Pulse_width_measure_VHDL）该案例采用的是 1M采样频率，案例采用RTL描述

------------------------------------------------------

--design name :Pulse_width_measure

--use :脉宽测量 （脉宽调制的解调 占空比测量 频率测量）

--build time :2016/12/14

FPGA核心系统自检设计

FPGA核心系统自检设计

FPGA核心系统自检设计

【摘要】自检是指通过设备和系统内部的程序对主要部分进行自动测试，并定位故障。自检功能可以减少故障检测的时间，提高检测的效率，是提高系统可靠度的必要手段。本文根据FPGA核心系统的结构特点，设计了FPGA核心系统的自检方案。

【关键词】FPGA;核心系统;自检

1.引言

FPGA（Field-Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。随着集成电路技术的不断发展，FPGA已经广泛运用在航空，医疗，自动化控制等各个领域，FPGA核心系统的可靠稳定是整个系统能够正常运行的基础。FPGA核心系统主要由两部分组成，即FPGA主机电路和外扩存储电路。FPGA主机电路由FPGA，电源，晶振构成，外扩存储电路采用同步动态随机存储器（Synchronous Dynamic Random Access Memory，SDRAM）。自检是指通过设备和系统内部的程序对主要部分进行自动测试，并定位故障。自检功能可以减少故障检测的时间，提高检测的效率，是提高系统可靠度的必要手段。FPGA核心系统的自检不仅可以提高系统的可靠性，还能及时发现故障，便于系统的维护。本文以ALTERA公司的Cyclone III系列的一款FPGA为例，设计了FPGA核心系统的自检方案。

2.自检结构

自检结构一般包括三个功能模块：自检控制器模块、激励信号模块和结果分析模块。如图1所示，激励信号模块在自检控制器控制下将激励信号加载到被测单元上，通过结果分析模块将被测单元的输出响应与正确响应特征比较，得到该系统单元的测试结果。自检控制器根据系统的控制信号来控制自检过程的运行和中断，激励信号模块根据自检控制器的命令进行原始信号和自检激励信号的切换。