下载文档原格式
数字电子技术基础简明教程课件第4章_触发器第4章触发器概述4.1基本触发器4.1.1用与非门组成的基本触发器4.1.2用或非门组成的基本触发器4.1.3集成基本触发器4.2同步触发器1、时钟电平控制，无约束问题在CP=1期间，若D=1，则Qn+1=1；若D=0，则Qn+1=0，即根据输入信号D取值不同，触发器既可以置1，也可以置0。
由于电路是在同步RS触发器基础上经过改进得到的，所以约束问题不存在。
2、CP=1时跟随，下降沿到来时才锁存 CP=1期间，输出端随输入端的变化而变化；只有当CP脉冲下降沿到来时才锁存，锁存的内容是CP下降沿瞬间D的值。
集成同步D 触发器引脚图4.3.1边沿D触发器一、电路组成及工作原理二、集成边沿D触发器1、D的逻辑表达式二、集成边沿JK触发器三、边沿JK 触发器的主要特点1、CP边沿（上升沿或下降沿）触发在CP脉冲上升沿（或下降沿）时刻，触发器按照特性方程的规定转换状态，其他时间里，J、K不起作用。
2、抗干扰能力强因为只在触发沿甚短的时间内触发，其他时间输入信号对触发器不起作用，保证信号的可靠接收。
3、功能齐全，使用灵活方便具有置1、置0、保持、翻转四种功能。
二、主要特点三、集成同步D触发器 1.TTL：74LS375CPDQG1QG3R&&SG2G41>1>1G5RS+VCC74LS3751D0 1LE1D12D02LE2D11Q01Q01Q11Q12Q02Q02Q12Q1147912152 36510111413Q1Q1Q2Q2Q3Q3Q4Q4––––D1CP1、2D2D3CP3、4D48162.CMOS：CC4042CDG1QG3G2G41TGQTG111CG5G6CP11=1POL0CPCPCP CP1CPCPCP=1?保持CP=0?DCP=1?DCP=0?保持POL＝1时，CP＝1有效，锁存的内容是CP下降沿时刻D的值；POL＝0时，CP＝0有效，锁存的内容是CP上升沿时刻D的值。
第9 章触发器课题】9.1 概述【教学目的】了解触发器的特点和分类。
【教学重点】1. 触发器的基本概念和基本特点。
2. 触发器的分类。
【教学难点】触发器的不同触发方式。
【教学方法】讲授法【参考教学课时】1 课时【教学过程】一、复习提问简要叙述组合逻辑电路的结构特点和功能特点。
二、新授内容1．触发器的基本特点（1）触发器由门电路构成，它有一个或多个输入端，有两个互补输出端。
（2）触发器有两个稳定状态，在外加信号的触发下，可以从一个稳态翻转为另一稳态。
（3）触发器的输出状态，不仅与当前的输入信号有关，还与电路原来的状态有关。
2．触发器的控制信号（1）置位、复位信号。
（2）时钟脉冲信号CP。
（3）外部激励信号。
3．触发器的种类（1）根据有无时钟脉冲触发可分为两类：无时钟触发器与时钟控制触发器。
（2）根据电路结构不同可分为3类：同步RS触发器、主从触发器和边沿触发器。
（3）根据逻辑功能不同可分为5类：RS触发器、JK触发器、D触发器、T触发器和T 触发器。
三、课堂小结1．触发器的基本特点。
2．触发器的控制信号。
3．触发器的种类。
四、课堂思考什么是触发器？它和门电路有什么区别？五、课后练习P198 想一想2。
【课题】9.2 RS 触发器【教学目的】掌握RS 触发器的电路结构、工作原理及逻辑功能。
【教学重点】1. 基本RS 触发器的电路组成。
2. 基本RS 触发器的逻辑符号、真值表、逻辑功能。
3. 同步RS 触发器的特点、时钟脉冲的作用。
4. 同步RS 触发器的逻辑符号、真值表、逻辑功能。
5. 会绘制RS 触发器的波形图。
【教学难点】根据输入信号波形绘制RS 触发器的波形图。
【教学方法】讲授法【参考教学课时】2 课时【教学过程】一、复习提问提问与、或、非基本门电路的逻辑功能。
二、新授内容9.2.1 基本RS 触发器1. 电路结构及逻辑符号2. 逻辑功能3 •波形分析（举例分析）4. 基本RS触发器的主要特点5. 集成RS触发器922 同步RS触发器1•电路结构和逻辑符号2•逻辑功能3 •波形分析（举例分析）4.同步RS触发器的主要特点三、课堂小结1. 基本RS触发器2. 同步RS触发器四、课堂思考基本RS触发器有何逻辑功能？哪种情况应当避免？五、课后练习1. P202思考与练习题：2、3。
《数字电子技术》教案第4章触发器（a）电路结构（b）逻辑符号图4-1 与非门组成的基本RS触发器（1）当1Q=，0Q=时，称为触发器的1状态。
（2）当0Q=，1Q=时，称为触发器的0状态。
4.2.2基本RS触发器的逻辑功能如表4-1所示为基本RS触发器的特性表（逻辑功能表），其中新的稳定状态1n Q+不仅与输入信号有关，而且与触发器接收输入信号前的原状态n Q有关。
表4-1 “与非门”组成的基本RS触发器特性表R S现态n Q次态1n Q+说明0 001××状态不定，不允许0 1010置01 00111置11 10101保持原状态在基本RS触发器中，输入信号直接加在输出门上，所以输入信号在全部作用时间里（即S或R为0的全部时间），都能直接改变输出门Q或Q的状态。
（1）当0R =，1S =时，输出0Q =，R 端称为直接复位端。
（2）当0S =，1R =时，输出1Q =，S 端称为直接置位端。
4.3同步触发器4.3.1同步 R S 触发器只有在CP 端上出现时钟脉冲时，触发器的状态才能变化，此时触发器状态的改变与时钟脉冲同步，所以又称这类触发器为同步触发器。
如图4-2所示为同步RS 触发器的电路结构及逻辑符号图。
（a ）电路结构 （b ）逻辑符号图4-2 同步RS 触发器 与基本RS 触发器相比，同步RS 触发器增加了时钟控制端口，以实现对触发器状态转换的时间控制。
由图4-2（a ）可知，该电路由两个部分组成，一个是由与非门1G ，2G 组成的基本触发器；另一个是在基本触发器的基础上多加两个与非门3G ，4G 组成的输入控制电路。
其中，3G ，4G 是由时钟脉冲CP 控制的，具有时钟脉冲控制的触发器又称为时钟触发器。
图4-2（a ）所示的时钟脉冲为高电平有效，即触发器在CP 1=期间接收输入信号，在CP 0=时状态保持不变。
1．同步RS 触发器的逻辑功能（1）当CP 0=时，3G 和4G 被封锁，不管R 端和S 端的信号如何变化，输出都为1，触发器保持原状态不变，即1n n Q Q +=。
（2）当CP 1=时，3G 和4G 解除封锁，R ，S 端的输入信号才能通过由1G 和2G 组成的基本RS 触发器，使状态发生翻转。
2．同步RS 触发器的特性方程触发器的特性方程是指触发器输出状态的次态1n Q +与现态n Q 及输入之间的逻辑关系表达式。
触发器现态n Q 既是触发器现在的输出状态，又同时与输入R ，S 共同决定着触发器下一个输出状态即次态1n Q +，所以特性方程实际上是以触发器的输入及现态作变量，输出次态为函数的逻辑方程。
根据同步RS 触发器的特性表，用卡诺图化简法可写出输出次态1n Q +的表达式为：n n Q R S Q +=+1由于1RS =时，触发器的状态不定，所以同步RS 触发器的特性方程为：10n n Q S RQ RS +⎧=+⎪⎨=⎪⎩（约束条件）3．同步RS 触发器的状态转换图如图4-3所示，根据同步R S 触发器的特性表，可得到同步RS 触发器的状态转换图。
其中，图中的两个圆圈代表触发器的两个稳定状态，箭头表示状态转换的方向，箭头线旁标注的数字为输入信号R ，S 的值。
图4-3 同步RS 触发器的状态转换图由图4-3可知，当要求触发器由0状态转换到1状态时，可以使输入信号取0R =，1S =，则触发器就会从原态0n Q =翻转成现态11n Q +=。
4.3.2同步D 触发器在同步RS 触发器的基础上，修改其控制电路，即在输入端R ，S 之间加一个非门，构成单输入触发器，这种触发器称为同步D 触发器。
如图4-4所示为同步D 触发器的电路结构及逻辑符号图。
同步D 触发器将输入信号D 转换成一对相反的信号，分别送至同步RS 触发器的两个输入端，使同步RS 触发器的两个输入信号只能是01或者10两种组合，从而消除了1R S ⋅=时次态不确定的现象。
（a ）电路结构 （b ）逻辑符号图4-4 同步D 触发器1．同步D 触发器的逻辑功能（1）在CP 作用下，同步D 触发器状态的变化仅取决于D 端的输入信号，而与触发器的现态无关。
（2）同步D 触发器的特性：同步D 触发器受时钟电平控制，高电平有效。
在CP 1=期间接收输入信号；在CP 0=时状态保持。
当CP 由0变为1时，触发器状态翻转到和D 的状态一致；当CP 由1变为0时，触发器状态保持原态不变。
2．同步D 触发器的特性方程根据同步D 触发器的特性表，用卡诺图化简法可得同步D 触发器的特性方程为：1n Q D +=。
由于同步D 触发器是在同步RS 触发器基础上转换而来，因此其特性方程也可写为：10n nQ S RQ RS R D S D +⎧=+⎪=⎪⎨=⎪⎪=⎩（约束条件） 化简后可得： 1n n Q D DQ D +=+=。
3．同步D触发器的状态转换图如图4-5所示，根据同步D触发器的特性表，可得到同步D触发器的状态转换图。
图4-5 同步D触发器的状态转换图4.3.3同步触发器存在的问题——空翻在CP1期间，由于输入信号变化而引起的触发器翻转多于一次的现象，称为触发器的空翻现象。
4.4主从触发器4.4.1主从RS触发器主从RS触发器：在同步RS触发器的基础上，将两个同步RS触发器串联起来，由一个从触发器和一个主触发器组成一个新的触发器。
主从RS触发器分为主、从触发器两部分，其中上面构成从触发器，下面构成主触发器。
1．主从RS触发器的逻辑功能（1）主从触发器的翻转是在CP由1变0时刻（CP下降沿）发生的，CP一旦变为0后，主触发器被封锁，其状态不再受R，S影响，故主从触发器对输入信号的敏感时间大大缩短，只在CP由1变0的时刻触发翻转，因此不会有空翻现象。
（2）其逻辑关系与同步RS触发器完全一致。
只是在CP时钟脉冲由1变为0即下降沿到来时，才将主触发器原存储的信息送入从触发器中，使整个主从RS触发器的状态随之改变。
2．主从RS触发器的要点归纳（1）主从RS触发器的逻辑功能和同步RS触发器相同，因此它们的特性表、特性方程、状态转换图也一样。
（2）时钟脉冲边沿控制，下降沿触发。
（3）主从RS触发器的两个触发器交替工作，总是只能一个导通，所以触发器的输入信号R，S无法直接影响输出端的状态，在一个CP 脉冲的作用周期内，触发器的状态只能翻转一次，所以解决了触发器空翻这一问题。
（4）输入信号R，S之间仍有约束。
4.4.2主从JK触发器主从JK触发器是在主从RS触发器的基础上改进得来的，主要由主触发器、从触发器和非门3部分组成。
如图4-8所示为主从JK触发器的电路结构及逻辑符号图。
（a）电路结构（b）逻辑符号图4-8 主从JK触发器1．主从JK触发器的逻辑功能主从JK触发器是以双拍工作方式进行工作的，它在一个时钟脉冲CP作用下的工作过程可分为两个阶段。
（1）当时钟脉冲CP到来时，主触发器在CP的上升沿（高电平）接收输入信号，并暂存到主触发器中，此时从触发器被封锁，保持原来的状态不变。
（2）在时钟脉冲CP的下降沿，主触发器开始被封锁，不受输入信号变化的影响，保持原来的状态不变，主触发器状态传送到从触发器，使整个触发器翻转到新的状态。
由以上分析可知，主从JK触发器在一个时钟脉冲CP作用下，使（2）要求CP信号为窄脉冲触发，避免干扰信号的混入，从而提高主从JK触发器的抗干扰能力，保证触发器输出逻辑的正确性。
4.4.3 T触发器T触发器是主从JK触发器在J K时的一个特例，当有一个CP信号作用时，它具有保持和翻转功能。
当输入条件决定的新状态与原状态一致时，触发器的状态不会随CP的到来而翻转，而T触发器能解决这个问题。
（a）电路结构（b）逻辑符号图4-11 T触发器T触发器只有一个控制端，只要将主从JK触发器的两个输入端J 和K连接起来作为一个输入端T，就构成了T触发器。
1．T触发器的逻辑功能如表4-6所示为T触发器的特性表。
2．T 触发器的特性方程由前文可知，T 触发器可由主从JK 触发器转换得来，即J K T ==，因此其特性方程可写为：1n n n Q JQ KQ J K T+⎧⎪=+⎨==⎪⎩ 化简后可得：1n n n Q TQ TQ +=+3．T 触发器的要点归纳（1）T 触发器只有一个控制端，可由主从JK 触发器的J 和K 端连成T 端得到。
（2）输入信号无约束条件。
（3）触发器不存在空翻现象。
（4）如果将T 触发器的输入端设为1，就构成了T '触发器，此时每来一个CP 脉冲，触发器的状态都会翻转，因此T '触发器可作为计数器使用。
4.5 边沿触发器4.5.1维持—阻塞边沿D 触发器如图4-12所示为D 触发器的电路结构。
（a ）同步D 触发器 （b ）维持—阻塞边沿D 触发器图4-12 D 触发器的逻辑电路图1．维持—阻塞边沿D 触发器的逻辑功能当CP 0=时，3G 和4G 被封锁，31Q =，41Q =，1G 和2G 组成的基本RS 触发器保持原状态不变，分1D =和0D =两种情况对触发器的工作原理进行分析。
（1）若输入1D =，则5G 输入全为1，输出50Q =，使31Q =，61Q =。
（2）若输入0D =，5G 被封锁，51Q =，则6G 输入全1，输出60Q =。
维持—阻塞边沿触发器是利用了维持线和阻塞线，将触发器的触发翻转控制在CP 上升沿到来的一瞬间，并接收CP 上升沿到来前一瞬间的D 信号，维持—阻塞边沿D 触发器也因此而得名。
2．维持—阻塞边沿D 触发器的要点归纳（1）维持—阻塞边沿D 触发器的逻辑功能和同步D 触发器相同，因此它们的特性表、特性方程、状态转换图也一样。
（2）时钟脉冲边沿控制，上升沿触发。
3．触发器的直接置0和置1端如图4-14所示为带有D R 和D S 端的维持—阻塞D 触发器，其中D R 为直接置0端，D S 为直接置1端。
（a ）电路结构 （b ）逻辑符号图4-14 带有D R 和D S 端的维持—阻塞D 触发器 在实际运用中，通常需要为维持—阻塞D 触发器接入直接置0和置1端，用来给触发器设置初始状态或对触发器的状态进行特殊的控制。
该电路中，D R 和D S 端都为低电平有效，且任何时刻，二者只能一个信号有效，不能同时有效。
同时，D R 和D S 信号不受时钟信号CP 的制约，具有最高的优先级。
4.5.2CMOS 主从结构边沿D 触发器1．CMOS 主从结构边沿D 触发器的逻辑功能CMOS 主从结构边沿触发器触发器的触发翻转分为两个节拍。
触发器利用4个传输门交替地开通和关闭将触发器的触发翻转控制在CP 下降沿到来的一瞬间，并接收CP 下降沿到来前一瞬间的D 信号。
2．CMOS 主从结构边沿D 触发器的要点归纳（1）CMOS 主从结构边沿D 触发器的逻辑功能和同步D 触发器相同，因此它们的特性表、特性方程、状态转换图也一样。
