实验十 集成电路(锁相环)构成的频率解调器

桂林电子科技大学 《现代通信原理》实验指导书

1 实验三 2FSK调制与解调实验

一、实验目的

1、了解二进制移频键控2FSK 信号的产生过程及电路的实现方法。

2、了解非相干解调器过零检测的工作原理及电路的实现方法。

3、了解相干解调器锁相解调法的工作原理及电路的实现方法。

二、实验内容

1、了解相位不连续2FSK 信号的频谱特性。

2、了解2FSK（相位不连续）调制，非相干、相干解调电路的组成及工作理。

3、观察2FSK 调制，非相干、相干解调各点波形。

4、改变f1、f2的频率大小，观察不同调制指数下的调制解调效果。 （选作）

5、利用实验模块的电路，设计出其它解调方法，并自行验证。 （选作）

三、预习要求

1) 画出实验电路中2FSK调制器采用的原理框图；

2) 根据实验指导书的相关资料，说明本实验2FSK调制的载波频率分别是多少？用什么

方法产生的？

3) 本实验2FSK载波是方波还是正弦波？如何实现的？

4) 用什么方法可以将方波变成正弦波？

5) FSK调制器可以用哪两种基本方法实现？本实验用的是哪一种？

6) 用什么方法实现的FSK信号的相位是连续的？

7) 实验中，信息的码速率是多少？可以用什么方法测量？

8) 可以用什么方法来测量2FSK的两个载波频率？

9) 当用“10101010„„„”不断重复的信息码进行FSK调制，用计数法测量FSK调制输

出信号的频率，测量得到的频率可能是多少？为什么？

10)本实验中，2FSK 信号带宽是多少？如何计算的？公式中的各个量代表什么？

11)本实验中，2FSK 信号的频谱会是单峰还是双峰？为什么？

12)用示波器同时观测FSK调制器的输入数据、FSK调制器输出的已调信号，要能稳定的

观测应该用这两个信号中的哪一个作为示波器的触发信号？

13)画出2FSK过零检测解调的原理框图；

14)实验中，FSK过零检测解调方案采用数字电路如何实现；

15)脉冲的宽度相同，有些时刻的脉冲密一些，有些时刻的脉冲少一些，可以用什么具体

模拟锁相环模块

信息工程学院08级电子班 安艳芳 0839107

一、 实验目的

1、 熟悉模拟锁相环的基本工作原理

2、 掌握模拟字锁相环的基本参数及设计

二、实验仪器

JH5001通信原理综合实验系统（一台）、20MHz双踪示波器（一台）、函数信号发生器（一台）

三、实验原理和电路说明

锁相的重要性：在电信网中，同步是一个十分重要的概念。其最终目的使本地终端时钟源锁定在另一个参考时钟源上。同步的技术基础是锁相，因而锁相技术是通信中最重要的技术之一

在系统工作中模拟锁相环将接收端的256KHz时钟锁在发端的256KHz的时钟上，来获得系统的同步时钟，如HDB3接收的同步时钟及后续电路同步时钟。

f0=256KHz64KHzUP04UP03BUP02UP01512KHz分频器4分频器8HDB3环路滤波器放大器图2.1.1 模拟锁相环组成框图TPP02TEST跳线器KP02VCOTPP03TPP06TPP04TPP05256KbitpsTPP07带通滤波器TPP01UP03A64KHz

该模块主要由模拟锁相环UP01（MC4046）、数字分频器UP02（74LS161）、D触发器UP04（74LS74）、环路滤波器和由运放UP03（TEL2702）及阻容器件构成的输入带通滤波器（中心频率：256KHz）组成。因来自发端信道的HDB3码为归零码，归零码中含有256KHz时钟分量，经UP03B构成中心频率为256KHz有源带通滤波器后，滤出256KHz时钟信号，该信号再通过UP03A放大，然后经UP04A和UP04B两个除二分频器（共四分频）变为64KHz信号，进入UP01鉴相输入A脚；VCO输出的512KHz输出信号经UP02进行八分频变为64KHz信号，送入UP01的鉴相输入B脚。经UP01内部鉴相器鉴相之后的误差控制信号经环路滤波器滤波送入UP01的压控振荡器输入端；WP01可以改变模拟锁相环的环路参数。正常时，VCO锁定在外来的256KHz频率上。

一. 实验目的

1． 加深对锁相环基本工作原理的理解。

2． 掌握锁相环同步带、捕捉带的测试方法，增加对锁相环捕捉、跟踪和锁定等

概念的理解。

3． 掌握集成锁相环芯片NE564的使用方法和典型外部电路设计。

二、实验使用仪器

1．NE564锁相和调频实验板

2．200MHz泰克双踪示波器

3. FLUKE万用表

4. 射频信号发生器

5. 低频信号源

三、实验原理

本实验采用的是锁相环来实现调频的功能，锁相环是由鉴相器( PD)、环路滤波器( LF)和电压控制振荡器( VCO)三个基本部件组成。它它它是一个相位误差控制系统，它将参考信号与输出信号之间的相位进行比较，产生相位误差电压来调整输出信号的相位，以达到与参考信号同频的目的 。

锁相环的构成框图

鉴相器是相位比较器，用来比较输入信号与压控振荡器输出信号的相位，输出电压对应于这两个信号相位差的函数。环路滤波器是滤除高频分量及噪声，以保证环路所要求的性能。 压控振荡器受环路滤波器输出电压的控制，使振荡频率向输入信号的频率靠拢，直至两者的频率相

同，使得VCO输出信号的相位和输入信号的相位保持某种特定的关系，达到相位

锁定的目的。 工作原理 1

*判断环路是否锁定的方法

在有双踪示波器的情况下，开始时环路处于失锁状态，加大输入信号频率，用双踪示波器观察压控振荡器的输出信号和环路的输入信号，当两个信号由不同步变成同步，且时，表示环路已经进入锁定状态。

锁相调频电路

在普通的直接调频电路中，振荡器的中心频率稳定度较差，而采用晶体振荡器的调频电路，其调频范围又太窄。采用锁相环的调频器可以解决这个矛盾。锁相调频原理框图如下图所示

锁相调频原理图

正如上面锁相调频原理图所示，

实现锁相调频的条件是调制信号的频谱要处于低通滤波器通带之外。使压控振荡器的中心频率锁定在稳定度很高的晶振频率上，而随着输入调制信号的变化，振荡频率可以发生很大偏移。这种锁相环路称载波跟踪型PLL，本实验中使用的锁相环是NE564。 NE564内部压控振荡器的最高工作频率是50MHz，从图10-5的逻辑框图中可以看到，NE564的内部包含一个限幅放大器，对外部的输入信号进行限幅放大，抑制寄生调幅，内部还包含压控振荡器和相位比较器。环路低通滤波器外接，内部有一个放大器对鉴相器的输出电压进行放大，然后经过直流恢复器后得到模拟信号的输出。内部还有一个斯密特触发器，可以得到TTL电平的数字信号输出。

题目 10M锁100MHz锁相频率源

一、设计任务与要求

1、理解锁相环相关概念，熟悉ADF4002锁相环芯片；

2、应用ADF4002锁相环芯片，设计100MHz锁相频率源，单片机写入ADF4002的控制字；

3、应用ADIsimPLL软件进行环路滤波器仿真；

4、输入信号10MHz，输出100MHz，环路带宽在10Hz~100Hz之间；

5、熟悉ADF4002硬件电路设计；

二、方案设计

1．微处理器最小系统电路

方案1：STM32F103C8T6

方案2：STC51

方案3:FPGA

STM与FPGA的优缺点

一个属于单片机STM32 ，一个属于可编程阵列FPGA。STM32由于有各种外设操作起来简单，可以处理模拟以及数字信号，适用于设计的控制电路FPGA应用也比较广泛，只能处理数字信号，但是能同时运行多条指令，也就是并行执行，这是单片机、ARM等比不了的，主要用于处理各种逻辑。STM32代表ARM Cortex-M内核的32位微控制器，具有高性能，实时性强，低功耗，便于低电压操作等优点，同时还易于开发。

我们选择方案2，因为STC51是STC公司推出的以MCS-51为内核的单片机的。和AT89C51基本一致，但是可以通过串口直接烧写所以被广泛使用。MCS-51是入门级一款很经典的MCU，特点就是简单，所以在教学时大量采用。而FPGA耗财贵，上手难度大，所以选择了方案2。

2．ADF4002模块电路

方案一：TIDA-01346设计结合使用两个LMX2594合成器，与使用一个合成器相比，产生的噪声更低。通过结合相位中两个合成器的输出，理论3dB相位噪声优势可能是由于输出功率高6dB，而噪声功率仅高3dB。LMX2594是这种应用的理想合成器，因为它具有SYNC功能，该功能使其具有确定性的可重复相位以及可编程相位，可以用来校正由于线迹失配或任何其他因素导致的任何相位误差。

方案二：该ADF4002频率合成器用于在无线接收器和发射器的上变频和下变频部分中实现本地振荡器。它由低噪声数字鉴频鉴相器（PFD），精密电荷泵，可编程参考分频器和可编程N分频器组成。14位参考计数器（R计数器）允许PFD输入处的可选REFIN频率。如果合成器与外部环路滤波器和压控振荡器（VCO）一起使用，则可以实现完整的锁相环（PLL）。此外，通过将R和N编程为1，该器件可用作独立的PFD和电荷泵。