通信原理数字锁相环实验

锁相环实验报告引言在电子、通信和控制系统中，锁相环（Phase-Locked Loop，PLL）是一种广泛应用的反馈控制系统，用于提供稳定的频率和相位锁定。

本实验旨在探究锁相环的原理、结构和性能，并通过实际实验验证其工作原理。

锁相环原理锁相环是一种负反馈控制系统，通常由相频控振荡器（VCO）、相锁环比较器、波形整形电路和滤波器组成。

其基本原理是：通过不断调节VCO的频率，使其输出信号与参考信号的相位差保持在一个稳定的工作范围内。

实验目的1.了解锁相环的基本原理和结构；2.学习锁相环在频率和相位锁定中的应用；3.通过实际实验验证锁相环的工作原理。

实验器材1.锁相环实验台；2.函数信号发生器；3.示波器；4.电压表；5.连接线等。

实验步骤搭建实验平台1.将锁相环实验台与函数信号发生器、示波器和电压表连接；2.正确接入电源，打开锁相环实验台的电源开关； 3.确认各仪器仪表的正常工作。

设置参考信号1.使用函数信号发生器产生一个正弦波信号作为参考信号；2.设置参考信号的频率和幅度。

调节锁相环参数1.调节锁相环的增益参数，观察VCO输出信号的变化；2.尝试不同的锁相环参数组合，观察系统的稳定性和响应性。

改变输入信号1.改变函数信号发生器输出信号的频率；2.观察锁相环的相位锁定和频率锁定过程。

测量锁相环性能1.使用示波器观察锁相环输入信号、输出信号和参考信号的波形；2.使用电压表测量VCO输出信号的频率。

实验结果与分析通过实验我们可以观察到锁相环的工作原理和性能。

在不同的锁相环参数设置下，VCO输出信号的频率和相位与参考信号的变化情况不同。

根据实验数据，我们可以分析锁相环的稳定性、响应速度和抗干扰能力等性能。

结论锁相环是一种广泛应用于电子、通信和控制系统中的反馈控制系统。

通过本实验，我们深入了解了锁相环的原理和结构，并通过实际实验验证了其工作原理。

锁相环具有稳定的频率和相位锁定能力，可以在信号处理和调节控制中起到重要作用。

：锁相环测试及应用实验试验目的：1．了解锁相环的组成、基本原理及性能特点。

2．掌握集成锁相环4046芯片的使用方法。

3．掌握锁相环路及各部件性能（鉴相特性、压控特性、同步带和捕捉带）的测试方法。

4．掌握锁相调频、锁相鉴频电路的构成、基本原理及参数测试测试方法。

5．掌握简单锁相频率合成器的基本原理及性能指标的测试方法实验设备：1．调幅与调频发射模块。

2．直流稳压电压GPD-3303D3．F20A 型数字合成函数发生器/计数器 4．DSO-X 2014A 数字存储示波器实验原理：1. 锁相环的组成及基本原理锁相环路（PLL ）亦称自动相位控制（APC ）电路，它是一种利用相位误差消除频率误差的反馈控制系统。

如图1所示，由鉴相器（相位比较器）、环路滤波器（低通滤波器）和压控振荡器三个基本部件组成。

若o i f f ≠，瞬时相位差ϕ∆将随时间而变化；若i of f ϕ∆=保持固定值。

锁相环就是利用两个信号之间相位差的变化，控制压控振荡器的输出信号频率，最终使两个信号相位差保持为常数，达到频率相等。

锁相环的工作过程：如图1所示，若o i f f ≠，必将引起ϕ∆的变化，鉴相器输出正比于ϕ∆的误差电压()d u t 。

经环路滤波器滤除()d u t 中的高频分量和噪声，产生缓慢变动的直流电压()c u t 。

VCO 受控于()c u t ，使得振荡频率o f 与输入参考频率i f 的频差逐渐减小，直到o i f f =，电路达到稳定平衡状态，即锁定状态。

此时，ϕ∆保持一个不变的稳态相差ϕ∞，以维持电路的平衡状态。

需要指出，环路能达到锁定状态，是在o f 与i f 相差不大的范围内。

2. 几个重要概念 ⑴ 失锁与锁定开始工作时， o i f f ≠，ϕ∆不固定，环路处于不稳定状态，称为失锁。

当o i f f =时，ϕ∆保持常数，电路进入稳定状态，称为锁定。

⑵ 跟踪过程与捕捉过程在环路锁定状态下，如果输入信号频率i f 发生变化，环路通过自身的调节作用，使输出信号频率o f 以同样的规律跟随着变化，并且始终保持o i f f =，这个过程称为跟踪过程或同步过程。

锁相环调频及锁相环调频发射与接收实验实验报告沈凯捷101180101锁相环调频实验一. 实验目的1．加深对锁相环基本工作原理的理解。

2．掌握锁相环同步带、捕捉带的测试方法，增加对锁相环捕捉、跟踪和锁定等概念的理解。

3．掌握集成锁相环芯片NE564的使用方法和典型外部电路设计。

1.理解用锁相环实现调频的基本原理。

2.掌握NE564构成调频电路的原理和调试，测试方法。

二、实验使用仪器1．NE564锁相和调频实验板2．100MHz泰克双踪示波器3. FLUKE万用表4. 高频信号源5. 低频信号源三、实验内容1. 压控振荡器的测试。

2 . 同步带和捕捉带的测量。

3. 调频信号的产生和测量。

四、实验步骤1. 压控振荡器的测试（1）在实验箱主板上插上锁相环调频与测试电路实验模块。

接通实验箱上电源开关，电源指标灯点亮。

（2）把跳线S1，S2，S5，S6，S7断开，S3，S4合上。

单独测试压控振荡器的自由振荡频率。

将双排开关S8的4端合上，此时8200pF 的固定电容接入12，13脚之间，用示波器观察TP2处的波形（压控振荡器的输出端），并测量此时的振荡频率。

调节滑动变阻器W1的值，观察振荡频率是否有变化，并思考原因。

然后调节可变电容CW ，观察振荡频率的变化范围，并记录。

将双排开关S8的3端合上，此时820pF 的固定电容接入12，13脚之间，用示波器观察TP2处的波形（压控振荡器的输出端），并测量此时的振荡频率。

调节滑动变阻器W1的值，观察振荡频率是否有变化，并思考原因。

然后调节可变电容CW ，观察振荡频率的变化范围，并记录。

将双排开关S8的2端合上，此时82pF 的固定电容接入12，13脚之间，用示波器观察TP2处的波形（压控振荡器的输出端），并测量此时的振荡频率。

调节滑动变阻器W1的值，观察振荡频率是否有变化，并思考原因。

然后调节可变电容CW ，观察振荡频率的变化范围，并记录。

将双排开关S8的1端合上，此时22pF 的固定电容接入12，13脚之间，用示波器观察TP2处的波形（压控振荡器的输出端），并测量此时的振荡频率。

锁相环实验报告锁相环实验报告一、实验目的本次实验的目的是了解锁相环（PLL）的原理和应用，掌握PLL电路的设计和调试方法，以及了解PLL在通信系统中的应用。

二、实验原理1. PLL原理锁相环是一种基于反馈控制的电路，由比例积分环节、相位检测器、低通滤波器和振荡器等组成。

其基本原理是将输入信号与参考信号进行比较，并通过反馈调整振荡频率，使得输入信号与参考信号同步。

2. PLL应用PLL广泛应用于通信系统中，如频率合成器、时钟恢复器、数字调制解调器等。

三、实验设备和材料1. 实验仪器：示波器、函数发生器等。

2. 实验元件：电阻、电容等。

四、实验步骤1. 搭建PLL电路并连接到示波器上。

2. 调节函数发生器输出正弦波作为参考信号，并将其输入到PLL电路中。

同时，在函数发生器上设置另一个正弦波作为输入信号，并将其连接到PLL电路中。

3. 调节PLL参数，包括比例积分系数和低通滤波器截止频率等，使得输入信号与参考信号同步。

4. 观察示波器上的输出波形，记录下PLL参数的取值。

五、实验结果与分析1. 实验结果通过调节PLL参数，成功实现了输入信号与参考信号的同步，并在示波器上观察到了稳定的输出波形。

记录下了PLL参数的取值，如比例积分系数和低通滤波器截止频率等。

2. 实验分析通过本次实验，我们深入了解了锁相环的原理和应用，并掌握了PLL电路的设计和调试方法。

同时，我们也了解到PLL在通信系统中的重要作用，如时钟恢复、数字调制解调等。

六、实验结论本次实验成功地实现了输入信号与参考信号的同步，并掌握了PLL电路的设计和调试方法。

同时也加深对于PLL在通信系统中应用的认识。

七、实验注意事项1. 在搭建电路时应注意接线正确性。

2. 在调节PLL参数时应注意逐步调整，避免过度调整导致系统失控。

3. 在观察示波器输出波形时应注意放大倍数和时间基准设置。

锁相环实验报告锁相环实验报告引言：锁相环（Phase-Locked Loop，简称PLL）是一种常见的电子系统控制技术，广泛应用于通信、测量、信号处理等领域。

本实验旨在通过设计和搭建一个基本的锁相环电路，深入理解锁相环的原理和应用。

一、实验目的本实验的主要目的是通过搭建锁相环电路，实现对输入信号的频率、相位的跟踪和稳定。

具体目标包括：1. 理解锁相环的基本原理和工作方式；2. 学会设计和搭建基本的锁相环电路；3. 通过实验验证锁相环的频率和相位跟踪性能。

二、实验原理1. 锁相环的基本原理锁相环是一种反馈控制系统，由相位比较器、低通滤波器、电压控制振荡器（Voltage Controlled Oscillator，简称VCO）和分频器组成。

其基本原理如下：（1）相位比较器：将输入信号和VCO输出信号进行相位比较，输出相位误差信号；（2）低通滤波器：对相位误差信号进行滤波，得到控制量；（3）VCO：根据控制量调整输出频率，使其与输入信号保持相位同步；（4）分频器：将VCO输出信号分频后反馈给相位比较器，形成闭环控制。

2. 锁相环的应用锁相环广泛应用于频率合成、时钟恢复、频率/相位调制解调等领域。

例如，在通信系统中，锁相环常用于时钟恢复电路，保证数据传输的稳定性和可靠性。

三、实验内容与步骤1. 实验器材与元件准备（1）信号发生器：产生待测频率的正弦信号；（2）锁相环芯片：如CD4046、PLL565等；（3）电阻、电容等元件：用于搭建锁相环电路；（4）示波器：用于观测和分析实验结果。

2. 搭建锁相环电路根据锁相环的基本原理和实验要求，设计和搭建一个简单的锁相环电路。

电路中包括相位比较器、低通滤波器、VCO和分频器等模块，并连接好电源和地线。

3. 实验操作步骤（1）将信号发生器的输出信号接入锁相环电路的输入端；（2）调节信号发生器的频率，观察锁相环的跟踪效果；（3）通过示波器观察锁相环输出信号的频率和相位稳定性。

模拟锁相环实验一、实验目的1、 了解用锁相环构成的调频波解调原理。

2、 学习用集成锁相环构成的锁相解调电路。

二、实验内容1、 掌握锁相环锁相原理2、 掌握同步带和捕捉带的测量三、 实验仪器1、 信号源 1块2、 频率计 1块3、 5 号板 1块4、 双踪示波器 1台四、锁相环的构成及工作原理1、 锁相环路的基本组成锁相环由三部分组成，如图1所示，它由相位比较器PD 、低通滤波器LF 、压控振荡器VCO 三个部分组成一个闭合环路，输入信号为i υ(t)，输出信号为o υ(t)，反送至输入端。

下面逐一说明基本部件的作用。

图1 锁相环组成框图(1) 压控振荡器（VCO ）VCO 是本控制系统的控制对象，被控参数通常是其振荡频率，控制信号为加在VCO 上的电压，故称为压控振荡器，也就是一个电压－频率变换器，实际上还有一种电流－频率变换器，但习惯上仍称为压控振荡器。

(2) 鉴相器（PD ）PD 是一个相位比较装置，用来检测输出信号o υ(t)与输入信号i υ(t)之间的相位差e ϕ(t)，并把e ϕ(t)转化为电压()d t υ输出，()d t υ称为误差电压，通常()d t υ作为一直流分量或一低频交流量。

(3) 环路滤波器（LF ）LF 作为一低通滤波电路，其作用是滤除因PD 的非线性而在()d t υ中产生的无用的组合频率分量及干扰，产生一个只反映e ϕ(t)大小的控制信号()c t υ。

按照反馈控制原理，如果由于某种原因使VCO 的频率发生变化使得与输入频率不相等，这必将使o υ(t)与i υ(t)的相位差e ϕ(t)发生变化，该相位差经过PD 转换成误差电压()d t υ，此误差电压经LF 滤波后得到()c t υ，由()c t υ去改变VCO 的振荡频率使其趋近于输入信号的频率，最后达到相等。

环路达到最后的这种状态就称为锁定状态，当然由于控制信号正比于相位差，即()()d e t t υϕ∝因此在锁定状态，e ϕ(t)不可能为零，换言之在锁定状态o υ (t)与i υ(t)仍存在相位差。

实验八 锁相环和载波提取一、实验目的1、了解通信系统中锁相环的建立与仿真2、了解通信系统中载波提取电路的建立与仿真二、实验内容1、建立一个采用乘法器作为鉴相器的一阶锁相环。

2、构建一个抑制载波的双边带调制系统。

载波频率为10K ，被调信号为1K 正弦波，试用平方环恢复载波并进行解调。

三、实验原理：1、一阶锁相环VCOVCO 的振荡频率为100Hz ，控制灵敏度为kc=10Hz/V ，VCO 输出信号振幅为1V ，输入正弦信号振幅为1V 。

设输入信号为()cos(2())r t ft t πφ=+，VCO 输出信号为ˆ()sin(2())s t ft t πφ=+，则乘法鉴相器输出（滤除2倍频分量后）直接用来作为VCO 的控制信号()v t ，即1ˆ()sin()2v t φφ=- 显然，()[0.5,...0.5]v t ∈-。

VCO 的最大控制频偏为max[()]5c f k v t Hz ∆==因此，VCO 的振荡频率范围是95~105Hz ，如果输入信号频率超过该范围，锁相环将不能跟踪。

上图中，系统仿真步进设置为0.0001s ，这样，在100Hz 波形的一个周期中采样点数可达到100点。

显示波形很光滑。

2、抑制载波的双边带调制系统仿真步进设置为10-6s。

加性高斯白噪声信道中加入噪声方差为0.01的噪声。

用乘法器完成信号的平方运算。

带通滤波器的通带设置为19~21kHz。

后面的乘法器与VCO共同组成锁相环，要使锁相环能够锁定，VCO的中心频率可设置为20K 附近，如20.3K，控制灵敏度可设置为4000Hz/V。

通过COUNTER模块二分频得到恢复载波。

COUNTER模块设置为升计数上升沿触发模式，最大计数值为1，输出端为计数输出，输出数据类型为双精度的。

计数器的初始状态可设置为0或1，这将决定输出恢复载波的相位。

最下面的乘法器是直接使用发送载波进行理想相干解调。

可用开关切换相干解调时的载波。

实验二数字锁相环
一．实验目的
1. 了解数字锁相环的基本概念
2. 熟悉数字锁相环与模拟锁相环的指标
3. 掌握全数字锁相环的设计
二．实验仪器
1.ZH5001通信原理综合实验系统一台
2.20MHz双踪示波器一台
3.函数信号发生器一台
三．实验内容
3. 同步带宽测量：
增加函数信号发生器输出频率TPMZ03，TPMZ02两点波形失步前频率为62khz
降低函数信号发生器输出频率TPMZ03，TPMZ02两点波形失步前频率为66.1khz
同步带：66.1-62=4.1（KHz）
4. 捕捉带测量
增加函数信号发生器输出频率TPMZ03，TPMZ02两点波形失步前频率为62.1khz
降低函数信号发生器输出频率TPMZ03，TPMZ02两点波形失步前频率为66khz
捕捉带：66-62.1=3.9（KHz）
同步带略大于捕捉带
5. 调整信号脉冲观测
改变函数信号发生器输出频率，观测TPMZ05点波形的变化规律。

实验五 锁相环路的实验研究一、实验目的1．通过实验深入了解锁相环的工作原理和特点。

2．初步掌握锁相环主要参数的测试方法。

二、实验原理1．锁相环路的工作原理锁相环路主要由鉴相器(PD)、环路滤波器(LF)及压控振荡器(VCO)三个基本部件组成，它是一种相位负反馈自动调节系统，允许用外部参考信号去控制环路内部振荡器的频率和相位。

如果环路输入信号频率f i 与VCO 输出信号频率f o 之间的起始频差不太大，鉴相器会输出一个误差电压u d ，它与环路输入电压U s 和输出电压U o 之间的相位差θe 有关，经环路滤波器后，U d 中的高频分量被基本滤除，环路滤波器输出一个真正反映相位差θe 变化的低频分量U c ，VCO 在U c 的控制下，其振荡频率发生变化，并且向着减小环路相位差的方向变化。

当环路锁定后，U S 和U o 之间不存在频差，只存在一个固定的稳态相位差。

锁相环路对信号相位的传递具有低通滤波特性，其通带与环路滤波器参数有关。

环路滤波器的带宽直接影响环路的捕捉性能。

锁相环路各部件的传递函数分别为：PD ：)(sin )(t K t u e d d θ= (2-22))()()(t u s F t u d c ⋅= (2-23)LF ：)()()(t t t o i e θθθ-= (2-24)VCO ：0()()d to o c t K u t t θ=⎰ (2-25) 2．锁相环路主要性能参数及指标的测量在设计锁相环路，特别是根据特定需要设计合理的环路滤波器元件参数前，应该事先知道环路另外两个部件的基本参数，即PD 的鉴相灵敏度K d (v/rad)和VCO 的压控灵敏度K o (rad/s. v)。

(1)VCO 压控灵敏度的测量VCO 压控灵敏度的定义为o o cf K U ∆=∆ (Hz/V) (2-26) 或 c o o U K ∆∆=ω (rad/s.v) (2-27) (2)环路同步带Δf H 与捕捉带Δf p 的测量① 同步带测量：首先调节信号源输出频率(锁相环输入频率f i )，使环路处于良好的锁定状态，即示波器上u i 和u o 波形不但清晰稳定，而且要尽可能保持很小的相位差。

实验五全数字锁相环与位同步实验一、实验目的1. 掌握数字锁相环工作原理以及微分整流型数～字锁相环的快速捕获原号理。

2. 掌握用数字环提取位同步信号的原理及对信息代码的要求。

3. 掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念。

二、实验内容1. 观察数字环的失锁状态、锁定状态。

2. 观察数字环锁定状态下位同步信号的相位抖动现象及相位抖动大小与固有频差、信息代码的关系。

3. 观察数字环位同步器的同步保持时间与固有频差之间的关系。

三、基本原理位同步电路的原理框图、波形图和电路图分别如图5-2、图5-3和图5-4所示。

一、位同步模块有以下测试点及输入输出点：• +5V +5V电源输入点（3个）• S-IN 基带信号输入、测试点（2个）• BS-OUT 位同步信号输出、测试点（2个）•TST_1 微分器输出测试点•TST_2 整流器输出测试点•TST_3 附加脉冲测试点•TST_4 扣除脉冲测试点二、图5-2中各单元与图5-3中元器件的对应关系如下：•晶振X1：晶体；•微分器U1A：LF347•放大器U1D：LF347•整流器U1B、U1C：LF347•单稳电路U2、U3：74LS123•分频器U4：EPM7064•门电路U4：EPM7064三、工作原理在本系统中采用的是微分整流型数字锁相环，它主要由波形转换电路及数字锁相器组成。

1、波形转换电路波形转换电路主要由一微分、整流电路组成，码元信号经微分、整流后就可以提出位同步信号分量，其波形如图5-1所示，原理框图如图5-2所示。

图5-1 基带信号微分、整流波形2、 数字锁相数字锁相的原理方框图如图5-2所示，它由稳定度振荡器、分频器、相位比较器和控制器组成。

其中，控制器包括图中的扣除门、附加门和“或门”。

高稳定度振荡器产生的信号经整形电路变成周期性脉冲，然后经控制器再送入分频器，输出位同步脉冲序列。

若接收码元的速率为F （波特），则要求位同步脉冲的重复速率也为F （赫）。

实验一、模拟锁相环实验0938038 刘午09通信一班1.实验目的要求1.1熟悉模拟锁相环的工作原理1.2掌握模拟锁相环的基本参数及设计2.主要仪器：2.1 JH5001通信原理综合实验系统2.2 20MHz双踪示波器2.3 函数信号发生器3.实验原理模拟锁相环模块在通信原理综合实验系统中可作为一个独立的模块进行测试。

在系统工作中模拟锁相环将接收端的256KHz时钟锁在发端的256KHz的时钟上，来获得系统的同步时钟，如HDB3接收的同步时钟及后续电路同步时钟。

图 2.1.1 模拟锁相环组成框图该模块主要由模拟锁相环UP01（MC4046）、数字分频器UP02（74LS161）、D触发器UP04（74LS74）、环路滤波器和由运放UP03（TEL2702）及阻容器件构成的输入带通滤波器（中心频率：256KHz）组成。

在UP01内部有一个振荡器与一个高速鉴相器组成。

锁相环模块的框图见图2.1.1。

因来自发端信道的HDB3码为归零码，归零码中含有256KHz时钟分量，经UP03B构成中心频率为256KHz有源带通滤波器后，滤出256KHz时钟信号，该信号再通过UP03A放大，然后经UP04A和UP04B四分频后变为64KHz信号，进入UP01鉴相输入A脚；VCO输出的512KHz输出信号经UP02进行八分频变为64KHz信号，送入UP01的鉴相输入B脚。

经UP01内部鉴相器鉴相之后的误差控制信号经环路滤波器滤波送入UP01的压控振荡器输入端；正常时，VCO锁定在外来的256KHz频率上。

模拟锁相环模块各跳线开关功能如下：1、跳线开关KP01用于选择UP01的鉴相输出。

当KP01设置于1_2时（左端），选择异或门鉴相输出，环路锁定时TPP03、TPP05输出信号将存在一定相差；当KP01设置于2_3时（右端），选择三态门鉴相输出，环路锁定时TPP03、TPP05输出信号将不存在相差。

2、跳线开关KP021是用于选择输入锁相信号：当KP021置于1_2时（HDB3：左端），输入信号来自HDB3编码模块的HDB3码信号；当KP021置于2_3时（TEST：右端）选择外部的测试信号（J007输入），此信号用于测量该模拟锁相环模块的性能。

实验1 数字基带信号与AMI/HDB3编译码
实验内容及实验步骤（根据实验数据填写）
本模块有以下信号测试点：
∙ NRZ 译码器输出信号测试点
∙ BS-R 锁相环输出的位同步信号测试点
∙ AMI-HDB3 编码器输出信号测试点
1、熟悉数字信源模块和AMI/HDB3编译码模块的工作原理，接好电源线，打开实验设备电源开关。

2、用示波器观察数字信源模块上的各种信号波形。

将示波器置于外同步触发状态，用信源模块的FS信号作为示波器的外同步触发信号。

示波器探头的地线接在信源模块的GND点，进行下列观察：
实验1 数字基带信号与AMI/HDB3编译码
实验2 数字调制
实验2 数字调制
2DPSK相干解调波形示意图
实验4 数字解调与眼图
实验5数字锁相环与位同步
实验9 PCM时分复用通话与抽样定理
实验9 PCM时分复用通话与抽样定理** 阴影表示频谱混叠。

上图为锁定状态下，用示波器测量：上图为数字锁相环相位抖动特性测量TPMZ03 与TPMZ02的结果，看到两波形用示波器测量TPMZ02的结果：观察
的上升沿完全对齐。

到其上升沿较粗。

上图为待测点（TPMZ01）的输出时钟，上图为待测点（TPMZ02）的输出时钟，看到此时频率大小为55.56KHz 看到此时频率大小为15.87KHz
上图为待测点（TPMZ03）的输出时钟，上图为待测点（TPMZ04）的输出时钟，看到此时频率大小为55.56KHz 看到此时频率大小为15.87KHz
上图为待测点（TPMZ05）的输出时钟，上图为复位后，待测点TPMZ05的输出看到此时信号处于锁定状态波形
上图为有外部信号输入时，TPMZ02与上图为有外部信号输入时，由锁定到失TPMZ03测量结果，看到此时处于锁定锁状态下（f增大）TPM02与TPMZ03测状态，两波形上升沿对齐量结果，看到f=16.54KHz
上图为有外部信号输入时，由锁定到失上图为有外部信号输入时，由失锁定到锁锁状态下（f减小）TPM02与TPMZ03测定状态下（f增大）TPM02与TPMZ03测量结果，看到f=15.24KHz 量结果，看到f=16.54KHz
上图为有外部信号输入时，由失锁定到锁上图为有外部信号输入时，调整信号脉冲定状态下（f增大）TPM02与TPMZ03测测量结果，此时，将输入频率降低
量结果，看到f=15.53KHz
上图为有外部信号输入时，调整信号脉冲上图为有外部信号输入时，用示波器测量测量结果。

此时，将输入频率降低调整信号脉冲的结果。

（测试点TPMZ05）。

实验八数字锁相环与位同步一、实验目的掌握数字锁相环工作原理以及触发式数字锁相环的快速捕获原理。

掌握用数字环提取位同步信号的原理及对信息代码的要求。

掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念。

二、实验原理可用窄带带通滤波器，锁相环来提取位同步信号。

实验一中用模数混合锁相环（电荷泵锁相环）提取位同步信号，它要求输入信号是一个准周期数字信号。

实验三中的模拟环也可以提取位同步信号，它要求输入准周期正弦信号。

本实验使用数字锁相环提取位同步信号，它不要求输入信号一定是周期信号或准周期信号，其工作频率低于模数环和模拟环。

用于提取位同步信号的数字环有超前滞后型数字环和触发器型数字环，此实验系统中的位同步提取模块用的是触发器型数字环，它具有捕捉时间短、抗噪能力强等特点。

位同步模块原理框图如图8-1所示。

其内部仅使用+5V电压。

图8-1 位同步器方框图位同步模块有以下测试点及输入输出点：∙ S-IN 基带信号输入点/测试点（2个）∙ BS-OUT 位同步信号输出点/测试点（3个）图8-1中各单元与电路板上元器件的对应关系如下：∙晶振CRY3：晶体；U39：7404∙控制器U48：或门7432；U41：计数器74190∙鉴相器U40：D触发器7474∙量化器U45：可编程计数器8254∙数字环路滤波器由软件完成∙数控振荡U46、U45：8254∙脉冲展宽器U47：单稳态触发器74123位同步器由控制器、数字锁相环及脉冲展宽器组成，数字锁相环包括数字鉴相器、量化器、数字环路滤波器、数控振荡器等单元。

下面介绍位同步器的工作原理。

数字锁相环是一个单片机系统，主要器件是单片机89C51及可编程计数器8254。

环路中使用了两片8254，共六个计数器，分别表示为8254A 0、8254A 1、8254A 2、8254B 0、8254B 1、8254B 2。

它们分别工作在M 0、M 1、M 2三种工作模式。

0938035 苏育娜09通信一班实验二数字锁相环实验一、实验原理和电路说明在电信网中，同步是一个十分重要的概念。

同步的种类很多，有时钟同步、比特同步等等，其最终目的使本地终端时钟源锁定在另一个参考时钟源上，如果所有的终端均采用这种方式，则所有终端将以统一步调进行工作。

同步的技术基础是锁相，因而锁相技术是通信中最重要的技术之一。

锁相环分为模拟锁相环与数字锁相环，本实验将对数字锁相环进行实验。

图2.2.1 数字锁相环的结构数字锁相环的结构如图2.2.1所示，其主要由四大部分组成：参考时钟、多模分频器（一般为三种模式：超前分频、正常分频、滞后分频）、相位比较（双路相位比较）、高倍时钟振荡器（一般为参考时钟的整数倍，此倍数大于20）等。

数字锁相环均在FPGA内部实现，其工作过程如图2.2.2所示。

T1时刻T2时刻T3时刻T4时刻图2.2.2 数字锁相环的基本锁相过程与数字锁相环的基本特征在图2.2.1，采样器1、2构成一个数字鉴相器，时钟信号E、F对D信号进行采样，如果采样值为01，则数字锁相环不进行调整（÷64）；如果采样值为00，则下一个分频系数为（1/63）；如果采样值为11，则下一分频系数为（÷65）。

数字锁相环调整的最终结果使本地分频时钟锁在输入的信道时钟上。

在图2.2.2中也给出了数字锁相环的基本锁相过程与数字锁相环的基本特征。

在锁相环开始工作之前的T1时该，图2.2.2中D点的时钟与输入参考时钟C没有确定的相关系，鉴相输出为00，则下一时刻分频器为÷63模式，这样使D点信号前沿提前。

在T2时刻，鉴相输出为01，则下一时刻分频器为÷64模式。

由于振荡器为自由方式，因而在T3时刻，鉴相输出为11，则下一时刻分频器为÷65模式，这样使D点信号前沿滞后。

这样，可变分频器不断在三种模式之间进行切换，其最终目的使D点时钟信号的时钟沿在E、F时钟上升沿之间，从而使D点信号与外部参考信号达到同步。

通信原理实验报告班级：姓名：学号：指导老师：完成日期：实验一AMI码型变换实验一、实验目的1、了解几种常用的数字基带信号的特征和作用。

2、掌握AMI码的编译规则。

3、了解滤波法位同步在的码变换过程中的作用。

二、实验器材1、主控&信号源、2号、8号、13号模块各一块2、双踪示波器一台3、连接线若干三、实验原理1、AMI编译码实验原理框图AMI编译码实验原理框图2、实验框图说明AMI编码规则是遇到0输出0，遇到1则交替输出+1和-1。

实验框图中编码过程是将信号源经程序处理后，得到AMI-A1和AMI-B1两路信号，再通过电平转换电路进行变换，从而得到AMI 编码波形。

AMI译码只需将所有的±1变为1，0变为0即可。

实验框图中译码过程是将AMI码信号送入到电平逆变换电路，再通过译码处理，得到原始码元。

四、实验步骤实验项目一AMI编译码（256KHz归零码实验）概述：本项目通过选择不同的数字信源，分别观测编码输入及时钟，译码输出及时钟，观察编译码延时以及验证AMI编译码规则。

1、关电，按表格所示进行连线。

2、开电，设置主控菜单，选择【主菜单】→【通信原理】→【AMI编译码】→【256K 归零码实验】。

将模块13的开关S3分频设置拨为0011，即提取512K同步时钟。

3、此时系统初始状态为：编码输入信号为256K的PN序列。

（1）用示波器分别观测编码输入的数据TH3和编码输出的数据TH11(AMI输出)，观察记录波形，有数字示波器的可以观测编码输出信号频谱，验证AMI编码规则。

注：观察时注意码元的对应位置。

（2）用示波器对比观测编码输入的数据和译码输出的数据，观察记录AMI译码波形与输入信号波形。

思考：译码过后的信号波形与输入信号波形相比延时多少？编译码延时小于3个码元宽度实验项目二 AMI 编译码（256KHz 非归零码实验）概述：本项目通过观测AMI 非归零码编译码相关测试点，了解AMI 编译码规则。