基于FPGA的数字调制解调器设计毕业设计
- 格式：doc
- 大小：3.49 MB
- 文档页数：132
毕业论文声明
本人郑重声明：
1．此毕业论文是本人在指导教师指导下独立进行研究取得的成果。除了特别加以标注地方外，本文不包含他人或其它机构已经发表或撰写过的研究成果。对本文研究做出重要贡献的个人与集体均已在文中作了明确标明。本人完全意识到本声明的法律结果由本人承担。
2．本人完全了解学校、学院有关保留、使用学位论文的规定，同意学校与学院保留并向国家有关部门或机构送交此论文的复印件和电子版，允许此文被查阅和借阅。本人授权大学学院可以将此文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本文。
3．若在大学学院毕业论文审查小组复审中，发现本文有抄袭，一切后果均由本人承担，与毕业论文指导老师无关。
4.本人所呈交的毕业论文，是在指导老师的指导下独立进行研究所取得的成果。论文中凡引用他人已经发布或未发表的成果、数据、观点等，均已明确注明出处。论文中已经注明引用的内容外，不包含任何其他个人或集体已经发表或撰写过的研究成果。对本文的研究成果做出重要贡献的个人和集体，均已在论文中已明确的方式标明。
学位论文作者（签名）：
年 月 基于FPGA的数字调制解调器设计
关于毕业论文使用授权的声明
本人在指导老师的指导下所完成的论文及相关的资料（包括图纸、实验记录、原始数据、实物照片、图片、录音带、设计手稿等），知识产权归属华北电力大学。本人完全了解大学有关保存，使用毕业论文的规定。同意学校保存或向国家有关部门或机构送交论文的纸质版或电子版，允许论文被查阅或借阅。本人授权大学可以将本毕业论文的全部或部分内容编入有关数据库进行检索，可以采用任何复制手段保存或编汇本毕业论文。如果发表相关成果，一定征得指导教师同意，且第一署名单位为大学。本人毕业后使用毕业论文或与该论文直接相关的学术论文或成果时，第一署名单位仍然为大学。本人完全了解大学关于收集、保存、使用学位论文的规定，同意如下各项内容：
按照学校要求提交学位论文的印刷本和电子版本；学校有权保存学位论文的印刷本和电子版，并采用影印、缩印、扫描、数字化或其它手段保存或汇编本学位论文；学校有权提供目录检索以及提供本学位论文全文或者部分的阅览服务；学校有权按有关规定向国家有关部门或者机构送交论文的复印件和电子版，允许论文被查阅基于FPGA的数字调制解调器设计
和借阅。本人授权大学可以将本学位论文的全部或部分内容编入学校有关数据库和收录到《中国学位论文全文数据库》进行信息服务。在不以赢利为目的的前提下，学校可以适当复制论文的部分或全部内容用于学术活动。
论文作者签名： 日期：
指导教师签名： 日期：
基于FPGA的数字调制解调器设计
摘要
本设计使用FPGA在EDA技术开发软件QuartusⅡ上实现以正弦信号为载波的三种调制信号ASK、FSK、PSK的调制和解调。系统采用ALTERA公司生产的DE2开发板，Cyclone II EP2C35F672C6型号的FPGA和EPCS16系列的配置驱动，使用VHDL硬件描述语言实现，系统时钟为50MHZ，经四分频产生一路时钟信号经过DDS波形发生器形成ASK，PSK及FSK的一路载波，FSK的另一路载波由系统时钟经八分频后经过DDS波形发生器后产生。由于ASK和PSK调制特性相近，载波都为一路信号。因此在设计时将ASK和PSK调制放在同一模块里设计，用一个选择键和两个基带信号控制端来控制。系统时钟经过512分频后经过随机信号模块产生一路周期为15的伪随机序列作为数字调制的基带信号。在解调时，用非相干解调法解调ASK和PSK信号，用过零检测法解调FSK信号。经过功能仿真和验证后，测试输出信号与基带信号是否相符。 基于FPGA的数字调制解调器设计
关键词：FPGA, ASK, PSK, FSK
Digital modulation and demodulation based on FPGA
Abstract
This design uses FPGA on EDA technology development platform QuartusⅡ
to achieve the generation and the demodulation of three
modulation
signal——ASK,FSK,PSK as carrier through sinusoidal signals.The system
uses
the ALTERA company's DE2 development board,FPGA of Type Cyclone
II
EP2C35F672C6FPGA and driver configuration of EPCS16 series.This system
is
realized in VHDL hardware description language,whose ASK,PSK and
FSK
carrier is generated when the four frequency produces a clock signal through the
DDS waveform generator,and the system clock is 50MHZ.Because
the
characteristics of ASK and PSK modulation are similar to each other,which means
their carrier are both one way signal,the modulation of ASK and PSK are put on
the same model when designed,with a selection key and the two baseband signal
control ends controlling.System clock generates pseudo random sequence
baseband signals whose one road cycle is 15 as baseband signals through random
signal model after the 512 frequency division.When in modulation,we use
non
coherent demodulation to demodulate ASK and PSK signal,and the zero crossing
detection method for FSK signal demodulation.After the system is tested through
the function simulation and verification,whether the output signal and the
baseband signal are conformed to each other or not will be tested
Key words: FPGA, ASK, PSK, FSK
目录
1 绪论 .......................................................... 1
1.1 课题背景与研究现状 ......................................... 1
1.1.1数字调制解调背景知识 .................................... 1
1.1.2 FPGA背景知识 ........................................... 2
1.2 课题的主要研究工作 ......................................... 4
1.3 本论文的结构 ............................................... 4
2.EDA技术简介 ................................................... 6
2.1 QUARTUS II 简介 .............................................. 6
2.1.1 Quartus II的使用及主要设计流程 ......................... 7
2.1.2 Quartus II的原理图输入设计流程 ........................ 10
2.1.2 SignalTap II逻辑分析仪的使用 .......................... 11
2.2 VHDL语言简介 .............................................. 13
2.2.1 VHDL的基本结构 ........................................ 14
2.2.2 VHDL的基本语法 ........................................ 19
3.数字调制解调原理 ............................................. 21
3.1 ASK的调制与解调 ........................................... 21
3.1.1 ASK调制原理 ........................................... 21
3.1.2 ASK解调原理 ........................................... 23
3.2 PSK的调制与解调 ........................................... 24
3.2.1 PSK调制原理 ........................................... 24
3.2.2 PSK解调原理 ........................................... 26
3.3 FSK的调制与解调 ........................................... 27
3.3.1 FSK调制原理 ........................................... 27
3.3.2 FSK解调原理 ........................................... 29
4硬件模块方案设计与实现 ........................................ 31
4.1 DDS（直接数字式频率合成器） ............................... 31
