四分频电路波形

实验一：信号源实验第一部分 CPLD可编程逻辑器件实验一、实验目的1．了解ALTERA公司的CPLD可编程器件EPM240；2．了解本模块在实验系统中的作用及使用方法；3．掌握本模块中数字信号的产生方法。

二、实验仪器1．时钟与基带数据发生模块，位号：G2．示波器1台三、实验原理CPLD可编程模块（时钟与基带数据发生模块，芯片位号：4U01）用来产生实验系统所需要的各种时钟信号和数字信号。

它由CPLD可编程器件ALTERA公司的EPM240、下载接口电路（4J03）和一块晶振（4JZ01）组成。

晶振用来产生16.384MHz系统内的主时钟，送给CPLD芯片生成各种时钟和数字信号。

本实验要求实验者了解这些信号的产生方法、工作原理以及测量方法，理论联系实践，提高实际操作能力。

m序列是最被广泛采用伪随机序列之一，除此之外，还用到其它伪随机码，如Gold序列等，本模块采用m序列码作为系统的数字基带信号源使用，在示波器上可形成稳定的波形，方便学生观测分析。

下面介绍的m序列原理示意图和仿真波形图都是在MAX+PLUS II软件环境下完成。

其中，RD输入低电平脉冲，防止伪随机码发生器出现连0死锁，其对应仿真波形的低电平脉冲。

CLK为时钟脉冲输入端。

OUT为m序列伪随机码输出。

下图3-1、图3-2为三级m序列发生器原理图和其仿真波形图。

在实验模块中的clk为2KHZ时钟，输出测试点为4P02，m序列输出测试点为4P01。

图3-1 三级m序列发生器原理图（M=7）图3-2 三级m序列仿真波形图下图3-3、图3-4为四级m序列发生器原理图和其仿真波形图。

图3-3 四级m序列发生器原理图（M=15）下图3-5、图3-6为五级m序列发生器原理图和其仿真波形图。

图3-5 五级伪随机码发生器原理图图3-6 五级伪随机码仿真波形图图3-7中介绍是异步四级2分频电路，其特点是电路简单，但由于其后级触发器的触发脉冲要待前级触发器的状态翻转之后才能产生，因此其工作速率较低。

方波和三角波的电路原理
方波和三角波是两种常见的周期信号波形，它们可以通过电路来生成。

以下是它们的电路原理：
1. 方波电路原理：
方波是一种以高电平和低电平互相交替的波形，它的电路原理可以通过如下步骤实现：
- 产生一个稳定的时钟信号：可以使用定时器、晶振等元件来生成稳定的方波时钟信号。

- 频率分频：将稳定的时钟信号输入到一个频率分频电路中，通过设置分频系数，使得输出信号的周期满足方波的需求。

- 幅度调整：可以通过运算放大器、转换电路等来调整方波的幅度，使其达到需要的高低电平。

- 输出：将调整好幅度的方波信号输出到需要的电路或装置中。

2. 三角波电路原理：
三角波是一种以线性增加和线性减小的波形，它的电路原理可以通过如下步骤实现：
- 产生一个稳定的时钟信号：同样使用定时器、晶振等元件来生成稳定的时钟信号，作为三角波的基准。

- 频率分频：将时钟信号输入到一个比例控制电路中，通过设置控制信号的斜率和频率，实现三角波的增加和减小过程。

- 幅度调整：由于三角波的幅度一般比较小，在输出之前，可能需要通过运算放大器、滤波电路等来放大幅度，使其达到需要的水平。

- 输出：将调整好幅度的三角波信号输出到需要的电路或装置中。

需要注意的是，方波和三角波的电路原理可能因具体应用的不同而有所差异，上述只是一般性的描述。

实际应用中，可以使用集成电路、函数发生器等专用元件来生成方波和三角波信号。

实验二⒈原理图输入设计分频电路一、实验目的：用D触发器设计一个2分频电路在此基础上，设计一个4分频和8分频电路。

二、原理说明：用D触发器设计一个2分频电路，封装元件，串联元件可生成4分频和8分频电路。

三、实验内容：用D触发器设计一个2分频电路，并做波形仿真，在此基础上，设计一个4分频和8分频电路，做波形仿真。

四、实验环境：计算机、Quartus II 软件。

五、实验流程：用D触发器设计一个2分频电路，并做波形仿真，在此基础上，设计一个4分频和8分频电路，做波形仿真。

六、实验步骤：1.用D触发器设计一个2分频电路，封装元件，并做波形仿真。

（1）2分频电路原理图：图1.1 2分频电路原理图（2）综合报告：图1.2 综合报告（3）功能仿真波形图：图1.3功能仿真波形图：时序仿真波形图:图1.4时序仿真波形图（4）时序仿真的延时、最大工作频率、建立时间和保持时间的情况：图1.5 时钟至输出延时图1.6 最大工作频率（5）封装元件：图1.6 元件封装图2. 利用2分频电路元件设计4分频电路，并做波形仿真。

（1）4分频电路原理图：图2.1 4分频电路原理图（2）综合报告：图2.2 综合报告（3）功能仿真波形图：图2.3 功能仿真波形图时序仿真波形图：图2.4时序仿真波形图（4）时序仿真的延时、最大工作频率、建立时间和保持时间的情况：图2.5最大工作频率图2.6时钟至输出延时3. 利用2分频电路元件设计8分频电路，并做波形仿真。

（1）8分频电路原理图：图3.1 8分频电路原理图（2）综合报告：图3.2 综合报告（3）功能仿真波形图：图3.3功能仿真波形图时序仿真波形图：图3.4时序仿真波形图（4）时序仿真的延时、最大工作频率、建立时间和保持时间的情况：图3.5 最大工作频率图 3.6时钟至输出延时2.原理图输入设计简单数字钟电路一、实验目的：设计一个能计时（12小时）、计分（60分）和计秒（60秒）的简单数字钟电路。

信号波形合成实验电路（C 题）内容介绍：该项目基于多个正弦波合成方波与三角波等非正弦周期信号的电路。

使用555电路构成基准的方波振荡信号，以74LS161实现前置分频形成10KHz 、30kHz 、50kHz 的方波信号，利用TLC04滤波器芯片获得其正弦基波分量，以TLC084实现各个信号的放大、衰减和加法功能，同时使用RC 移相电路实现信号的相位同步；使用二极管峰值包络检波电路获得正弦信号的幅度，以MSP430作为微控制器对正弦信号进行采样，并且采用段式液晶实时显示测量信号的幅度值。

1方案 1.1题目分析考虑到本设计课题需要用多个具有确定相位和幅度关系的正弦波合成非正弦周期信号，首选使用同一个信号源产生基本的方波振荡，使得后级的多个正弦波之间保持确定的相位关系。

在滤波器环节，为了生成10kHz 、30kHz 和50kHz 的正弦波，我们需要使用三个独立的滤波器，由于输入滤波器的是10kHz 、30kHz 和50kHz 的方波信号，所以可以使用带通滤波器或者低通滤波器，并且尽量维持一致的相位偏移。

从Fourier 信号分析理论看，合成 数学上可以证明此方波可表示为：)7sin 715sin 513sin 31(sin 4)( ++++=t t t t h t f ωωωωπ三角波也可以表示为：)7sin 715sin 513sin 31(sin 8)(2222 +-+-=t t t t h t f ωωωωπ由以上的数学分析可知，保持各个正弦波之间的相位和幅度的准确关系是准确合成方波和三角波的关键，为此，需要为各个频率的正弦波设计移相电路和放大电路以调节大小和相位关系。

在正弦波幅度测量与显示部分中，需要使用MCU 采集并处理信息，使用液晶显示数值。

1.2系统结构系统结构如图1所示，使用同一个方波发生器作为基准，以便实现相位同步；为补偿在分频器和滤波器中出现的相位偏移，需要后级进行相位和幅度校准。

RC电路波形全面分析汇总RC电路在模拟电路、脉冲数字电路中得到广泛的应用，由于电路的形式以及信号源和R，C元件参数的不同，因而组成了RC电路的各种应用形式：微分电路、积分电路、耦合电路、滤波电路及脉冲分压器。

在模拟及脉冲数字电路中，常常用到由电阻R和电容C组成的RC电路，在些电路中，电阻R和电容C的取值不同、输入和输出关系以及处理的波形之间的关系，产生了RC电路的不同应用，下面分别谈谈微分电路、积分电路、耦合电路、脉冲分压器以及滤波电路。

1. RC微分电路如图1所示，电阻R和电容C串联后接入输入信号VI，由电阻R输出信号VO，当RC 数值与输入方波宽度tW之间满足：RC《《tw，这种电路就称为微分电路。

在r两端（输出端）得到正、负相间的尖脉冲，而且发生在方波的上升沿和下降沿，如图2= 所示。

在t=t1时，VI由0Vm，因电容上电压不能突变（来不及充电，相当于短路，VC=0），输入电压VI全降在电阻R上，即VO=VR=VI=V m 。

随后（t》t1），电容C的电压按指数规律快速充电上升，输出电压随之按指数规律下降（因VO=VI-VC=Vm-VC），经过大约3（=R C）时，VCVm，VO0，（RC）的值愈小，此过程愈快，输出正脉冲愈窄。

t=t2时，VI由Vm0，相当于输入端被短路，电容原先充有左正右负的电压V m开始按指数规律经电阻R放电，刚开始，电容C来不及放电，他的左端（正电）接地，所以VO=-Vm，之后VO随电容的放电也按指数规律减小，同样经过大约3后，放电完毕，输出一个负脉冲。

只要脉冲宽度tW》（5~10），在tW时间内，电容C已完成充电或放电（约需3 ），输出端就能输出正负尖脉冲，才能成为微分电路，因而电路的充放电时间常数必须满足：《（1/5~1/10）tW，这是微分电路的必要条件。

由于输出波形VO与输入波形VI之间恰好符合微分运算的结果［VO=RC（dVI/dt）］，即。

学号:课程设计题目分频信号发生器的分析与设计学院自动化学院专业电气工程及自动化班级姓名指导教师月日课程设计任务书学生:专业班级:题目:分频信号发生器的分析与设计要求完成的主要任务:〔包括课程设计工作量及其技术要求，以及说明书撰写等具体要求〕1. 设:有一输入方波信号f0〔<1MHz〕。

要求输出信号:f1=f0/N，N通过键盘输入。

2. 画出简要的硬件原理图，编写程序。

3. 撰写课程设计说明书。

容包括:摘要、目录、正文、参考文献、附录〔程序清单〕。

正文局部包括:设计任务及要求、方案比较及论证、软件设计说明〔软件思想，流程，源程序设计及说明等〕、程序调试说明和结果分析、课程设计收获及心得体会。

时间安排:12月26日----- 12月28 日查阅资料及方案设计12月29日----- 01 月0 2日编程01月03日-----0 1月07 日调试程序01月08日----- 01月09日撰写课程设计报告. -指导教师签名: 年月日系主任〔或责任教师〕签名: 年月日目录1设计任务及要求11.1设计任务11.2设计要求12.分频信号发生器原理22.1系统原理框图的设计22.2分频器原理说明33.系统方案设计与论证33.1方案一:基于51单片机的分频器设计33.1.1 51单片机最小系统设计33.2方案二:基于8086CPU的分频器的设计63.2.1 8086CPU简介63.2.2 8255并行I/O 芯片83.2.3 8253计数器83.3方案比较与选择104．软件设计114.1 软件流程图114.2源程序11总结体会16参考文献17附录17摘要利用89C51的计数功能,按输出要求,通过计数功能实现分频的功能。

采用这种方法，简单实用。

原理相对简单，可操作性强。

其中还简单的介绍了如何利用8253实现分频的功能。

通过比照介绍，突出利用89C51实现分频器的优越性。

最优设计方案为外部信号源将信号送给51单片机计数输入引脚T0(P3.4)，通过设置部的16进制计数器的计数初值来到达计数分频的效果，当计数器计满后产生中断，通过I/O产生上下电平来模拟产生方波信号，到达了预期分频的效果。

思考题与习题题解5-1填空题（1）组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关；与电路原来所处的状态无关；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号有关；与信号作用前电路原来所处的状态有关。

（2）构成一异步2n进制加法计数器需要n 个触发器，一般将每个触发器接成计数或T’型触发器。

计数脉冲输入端相连，高位触发器的CP端与邻低位Q端相连。

（3）一个4位移位寄存器，经过 4 个时钟脉冲CP后，4位串行输入数码全部存入寄存器；再经过4个时钟脉冲CP后可串行输出4位数码。

（4）要组成模15计数器，至少需要采用 4 个触发器。

5-2判断题（1）异步时序电路的各级触发器类型不同。

（×）（2）把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。

（×）（3）具有N个独立的状态，计满N个计数脉冲后，状态能进入循环的时序电路，称之模N计数器。

（√）（4）计数器的模是指构成计数器的触发器的个数。

（×）5-3单项选择题（1）下列电路中，不属于组合逻辑电路的是（D）。

A.编码器B.译码器C.数据选择器D.计数器（2）同步时序电路和异步时序电路比较，其差异在于后者( B)。

A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关（3）在下列逻辑电路中，不是组合逻辑电路的有( D)。

A.译码器B.编码器C.全加器D.寄存器（4）某移位寄存器的时钟脉冲频率为完成该操作需要（B）时间。

100KHz，欲将存放在该寄存器中的数左移8位，A.10μSB.80μSC.100μSD.800ms（5）用二进制异步计数器从0做加法，计到十进制数178，则最少需要（C ）个触发器。

A.6B.7C.8D.10（6）某数字钟需要一个分频器将32768Hz的脉冲转换为1HZ的脉冲，欲构成此分频器至少需要（B）个触发器。

A.10B.15C.32D.32768（7）一位8421BCD 码计数器至少需要（B）个触发器。

数电分频器的作用
数码分频器是一种重要的电路元件，它在现代电子设备中得到了广泛的应用，它的作用是将输入信号中的电压脉冲波形进行调整，并分频输出稳定的脉冲波形。

分频器一般由几个触发器、多路选择器、计数器、控制器等基础电路组成。

数码分频器有很多种形式，它们可以通过不同的输入频率进行操作，这种设备能够将一个较高频率的周期性信号输出为一个更低频率的周期性信号，并保持稳定的输出频率。

在电子技术中，分频器适用于大多数数字逻辑应用，例如计时器、频率合成器、时钟、物理模拟中的正弦波发生器等等。

数码分频器的工作原理是基于二进制计数器实现的。

它们通常采用计数器的输出来对输入信号进行分频。

在计数器到达最大值时，就会产生回归，因此可以进行无限的循环。

这个过程能够根据输入信号的速率进行重新同步，从而实现有效的频率分频。

分频器的主要优势是其非常便宜、易于使用和可靠。

而且，分频器还能够根据特定需要进行定制，因此可以适用于各种不同的应用场合中。

因此，它是现代电子设备中一个非常重要的电路元件，广泛地应用于各种不同领域。

电子电路中常见的时钟电路故障排查方法时钟电路在电子设备中起着至关重要的作用，它提供了稳定的时基信号，使电子设备能够准确地进行定时操作。

然而，由于各种因素的干扰，时钟电路也可能会出现故障。

本文将介绍电子电路中常见的时钟电路故障以及相应的排查方法。

一、无时钟信号输出若时钟电路中没有输出时钟信号，首先应检查以下几个方面：1. 时钟信号源：检查时钟信号源是否正常工作。

可以通过示波器或多用途测试仪测量时钟信号源的输出波形是否稳定，并与预期的频率和占空比相匹配。

2. 外部干扰：将时钟信号源与其他设备隔离，以排除可能的外部干扰。

使用屏蔽线缆或对时钟信号进行滤波处理，防止干扰信号的混入。

3. 时钟信号线路：检查时钟信号线路是否存在短路、断路或接触不良的问题。

使用万用表或电阻测量仪检查信号线路的导通情况，并修复或更换故障线路。

二、时钟频率异常当时钟电路输出的时钟频率异常时，应进行如下排查：1. 时钟信号源设置：确认时钟信号源的频率设置是否正确。

有些时钟信号源具有可调节频率的特性，可能需要重新设置。

2. 分频电路：检查时钟信号经过的分频电路。

如果分频电路中的分频比不正确，将会导致时钟频率异常。

通过检查分频器的设置或更换故障的分频电路来解决问题。

3. 时钟信号线路：排除时钟信号线路中的接触不良、短路或断路等问题，确保时钟信号能够稳定传输。

三、时钟信号占空比异常当时钟信号的占空比异常时，可能会导致电子设备的工作不正常。

以下是一些常见的占空比异常问题的排查方法：1. 时钟信号源：检查时钟信号源的输出波形，确认占空比是否与预期一致。

如果不一致，可能需要校准或更换时钟信号源。

2. 触发器：占空比异常可能是由触发器的工作不正常引起的。

检查触发器的设置和输入信号，并确保触发器在正确的边沿上跳变。

3. 时钟信号线路：排查时钟信号线路中的问题，确保信号传输的稳定性。

修复或更换导致占空比异常的故障线路。

四、时钟信号抖动时钟信号的抖动可能会导致电子设备的定时不准确。