N分频器分析与设计

一、实验目的掌握 74190/74191 计数器的功能，设计可编程计数器和N 分频器，设计 (N-1/2)计数器、分频器。

二、实验原理分频是对输入信号频率分频。

1、 CD4017逻辑功能Cp0 Cp1 Rd Q9-Q1 CoX X 1 0（ Q0=1）0↑0 0 每个时钟分别从Q0-Q9一个周期高电1(Q0-Q4=1 时 ) 平信号0 0 每个时钟分别从Q0-Q9一个周期高电0(Q5-Q9=1 时 )↓平信号0 X 0 保持X 1 0 保持2、 74190/74191 逻辑功能U’ / Q2 Q1 Q0 器件Cp1 S’LD’D3 D2 D1 D0 n+1Q3n+1 n+1D n+174190X X 0 X D3 D2 D1 D0 D3 D2 D1 D0 (1)74190 Q Q Q ↑ 1 1 X X X X X Q3n1n 0n (1) 2n74190↑010X X X X8421BCD加计数74190 ↑0 1 1 X X X X 8421BCD减计数74191 ↑0 1 0 X X X X 四位二进制加计数74191 ↑0 1 1 X X X X 四位二进制减计数3、集成计数器级联当所需计数器模数超过所选计数器最大计数状态时，需要采取多片计数器级联。

方法分为异步级联和同步级联。

4、集成计数器的编程在集成计数器的时序基础上，外加逻辑门电路等，反馈集成计数器的附加功能端，达到改变计数器时序的目的。

可采用复位编程和置数编程两种。

5、多片 74190/74191 计数器级联可根据具体计数需求和增减需求，选用74190 或 74191，选择不同功能、同步或异步设计等。

6、 74190/74191 计数器编程由于没有复位端，因此只能使用置数编程，置数端置为0 即可异步置数。

可根据需求设计 N 进制加法或减法计数器。

N与译码逻辑功能如下。

N 2 3 4 5 6 LD’(Q1n) ’(Q1n Q0n) ’(Q2n ) ’(Q2n Q0n) ’(Q2n Q1n) ’7 8 9 10 11n n n n’n n’n n’nnn(Q2 Q1Q0 ) ’(Q3 ) (Q3 Q0) (Q3 Q1) (Q3 Q1Q0 ) ’N 12 13 14 15 16LD’n n’nnn nn n nn nn’ 1 (Q3 Q2) (Q3 Q2Q0 ) ’(Q3 Q2Q1 ) ’(Q3 Q2Q1Q0)7、 74191 组成 (N-1/2)分频器电路如下图：U5AU315 A QA 31 2B QB106 4011BD_5VC QC9 72 D QDVDDU7A4 ~CTEN5V~1PR11U4A~LOAD135~RCO4~U/D121J1Q1514MAX/MIN 1CLK1CLK16 1K~1Q144030BD_5V74191N~1CLR37476N计数器的两个循环中， 一个循环在 Cp 的上升沿翻转； 另一个是在 Cp 的下降沿翻转， 使计数器的进制减少 1/2 ，达到 (N-1/2) 分频。

数字式频率计的设计摘要在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量显得更为重要。

数字频率计是近代电子技术领域的重要测量工具之一，同时也是其他许多领域广泛应用的测量仪器。

数字频率计是在规定的基准时间内把测量的脉冲数记录下来，换算成频率并以数字形式显示出来。

数字频率计用于测量信号（方波，正弦波或其他周期信号）的频率，并用十进制数字显示，它具有精度高，测量速度快，读数直观，使用方便等优点。

测量频率的方法有多种，其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点。

本次设计的数字频率计以555为核心，采用直接测频法测频，能够测量正弦波、三角波、锯齿波、矩形波等。

根据显示的频率范围，用4片10进制的计数器构成1000进制对输入的被测脉冲进行计数；根据输入信号的幅值要求，所以要经过衰减与放大电路进行检查被测脉冲的幅值；由于被测的波形是各种不同的波，而后面的闸门或计数电路要求被测的信号必须是矩形波，所以还需要波形整形电路，通过这些整体要求，由显示部分，计数部分，逻辑控制部分，时基电路部分，构成简易的频率计的设计。

目录一．设计任务和要求 (3)1.设计任务 (3)2.设计要求 (3)二．系统设计 (4)1.系统要求 (4)2. 方案设计 (5)3.系统工作原理 (6)三．单元电路设计 (8)1.时基电路部分 (8)2.计数显示部分电路 (11)3.控制电路设计如下 (14)四．电路仿真分析 (15)五．元器件的选择及参数确定 (17)1.电路调试 (17)2系统功能及性能测试 (18)3.电路安装 (20)4.调试 (21)参考文献 (25)总结及体会 (26)附录 (28)一．设计任务和要求1.设计任务设计一个数字式频率计。

2.设计要求1、能够测量正弦波、三角波、锯齿波、矩形波等周期性信号的频率；2、能直接用十进制数字显示测得的频率；3、频率测量范围：1HZ—10KHZ且量程能自动切换；4、输入信号幅度范围为0.5—5V，要求仪器自动适应5、测量时间：t≼1.5s6、电源：220V/50HZ的工频交流电供电；（注：直流电源部分仅完成设计即可，不需制作，用实验室提供的稳压电源调试，但要求设计的直流电源能够满足电路要求）7、按照以上技术要求设计电路，绘制电路图，对设计的电路用Multisim或OrCAD/PspiceAD9.2进行仿真，用万用板焊接元器件，制作电路，完成调试、测试，撰写设计报告。

分频器的设计一、课程设计目的1.学会使用电路设计与仿真软件工具Hspice，熟练地用网表文件来描述模拟电路，并熟悉应用Hspice内部元件库。

通过该实验，掌握Hspice的设计方法，加深对课程知识的感性认识，增强电路设计与综合分析能力。

2.分频器大多选用市售成品，但市场上出售的分频器良莠不齐，质量上乘者多在百元以上，非普通用户所能接受。

价格在几十元以下的分频器质量难以保证，实际使用表现平庸。

自制分频器可以较少的投入换取较大的收获。

二.内容分频器-概述分频器是指使输出信号频率为输入信号频率整数分之一的电子电路。

在许多电子设备中如电子钟、频率合成器等，需要各种不同频率的信号协同工作，常用的方法是以稳定度高的晶体振荡器为主振源，通过变换得到所需要的各种频率成分，分频器是一种主要变换手段。

早期的分频器多为正弦分频器，随着数字集成电路的发展，脉冲分频器（又称数字分频器）逐渐取代了正弦分频器，即使在输入输出信号均为正弦波时也往往采用模数转换－数字分频－数模转换的方法来实现分频。

正弦分频器除在输入信噪比低和频率极高的场合已很少使用。

分频器-作用分频器是音箱中的“大脑”，对音质的好坏至关重要。

功放输出的音乐讯号必须经过分频器中的各滤波元件处理，让各单元特定频率的讯号通过。

要科学、合理、严谨地设计好音箱之分频器，才能有效地修饰喇叭单元的不同特性，优化组合，使得各单元扬长避短，淋漓尽致地发挥出各自应有的潜能，使各频段的频响变得平滑、声像相位准确，才能使高、中、低音播放出来的音乐层次分明、合拍，明朗、舒适、宽广、自然的音质效果。

在一个扬声器系统里，人们把箱体、分频电路、扬声器单元称为扬声器系统的三大件，而分频电路对扬声器系统能否高质量地还原电声信号起着极其重要的作用。

尤其在中、高频部分，分频电路所起到的作用就更为明显。

其作用如下：合理地分割各单元的工作频段；合理地进行各单元功率分配；使各单元之间具有恰当的相位关系以减少各单元在工作中出现的声干涉失真；利用分频电路的特性以弥补单元在某频段里的声缺陷；将各频段圆滑平顺地对接起来。

奇数分频器实验报告1. 背景奇数分频器是一种电子电路模块，主要用于将输入的时钟信号进行分频，并输出比输入频率低的信号。

奇数分频器的主要应用场景包括计数器、时钟频率降低等。

2. 分析2.1 奇数分频器的工作原理奇数分频器通常采用了三角波类型的振荡器来产生输入时钟信号，并通过相应的逻辑门电路对时钟信号进行分频。

常见的奇数分频器包括模2、模4和模8等。

以模8奇数分频器为例，其工作原理如下：1.奇数分频器接收输入时钟信号，并通过一个振荡器产生三角波类型的输入信号。

2.输入信号经过逻辑门电路进行分频，产生分频后的信号。

3.输出信号经过滤波电路以去除杂散信号。

4.输出信号即为输入信号的1/8。

2.2 奇数分频器的主要特点奇数分频器的主要特点包括：•输入输出频率比例为奇数，如1/2、1/4、1/8等；•分频系数固定，无法调节；•输出信号的相位与输入信号相同；•输出信号的波形稳定，幅值与输入信号相同。

2.3 奇数分频器的设计要求为了设计一个稳定可靠的奇数分频器，需要满足以下要求：•选用合适的逻辑门电路，以实现所需的分频倍数；•设计合适的滤波电路，以去除杂散信号；•保证输入输出电路的匹配性，以确保信号的传输稳定性；•选择合适的元器件，以满足设计要求，并考虑成本和可获得性。

3. 实验步骤及结果3.1 实验步骤本实验以模8奇数分频器为例，设计了以下实验步骤：1.准备实验所需的元器件和设备。

2.搭建电路原型。

3.设计逻辑门电路，实现1/8分频。

4.测试电路，检查信号传输和波形稳定性。

5.调整滤波电路，优化输出信号质量。

6.记录实验数据。

3.2 实验结果在实验中，成功搭建了模8奇数分频器电路，并进行了测试。

实验结果表明，输入信号的频率为100kHz，输出信号的频率为12.5kHz，且波形稳定。

4. 结论在本次实验中，我们成功设计了一个模8奇数分频器，实现了1/8分频。

实验结果表明，输入信号经过分频后，输出信号的频率比例为奇数，并且波形稳定，符合设计要求。

分频器设计实验报告一、实验目的本次实验的主要目的是设计并实现一个分频器，以深入理解数字电路中频率分频的原理和实现方法，掌握相关的电路设计和调试技能。

二、实验原理分频器是一种数字电路，用于将输入的时钟信号的频率降低为原来的 1/N，其中 N 为分频系数。

常见的分频器有偶数分频器和奇数分频器。

偶数分频器的实现相对简单，可以通过计数器来实现。

当计数器计数值达到分频系数的一半时，输出信号翻转，从而实现偶数分频。

奇数分频器的实现则较为复杂，通常需要使用多个触发器和组合逻辑电路来实现。

在本次实验中，我们将分别设计一个偶数分频器（以 4 分频为例）和一个奇数分频器（以 3 分频为例）。

三、实验器材1、数字电路实验箱2、示波器3、逻辑分析仪4、集成电路芯片（如 74LS 系列芯片）四、实验步骤（一）4 分频器的设计与实现1、原理图设计使用 74LS161 四位二进制同步计数器作为核心器件。

将计数器的时钟输入端连接到输入时钟信号。

将计数器的输出端 Q2 和 Q0 通过与门连接到一个 D 触发器的时钟输入端。

将 D 触发器的输出端作为 4 分频器的输出。

2、硬件连接按照原理图在数字电路实验箱上进行芯片的插装和连线。

3、调试与测试输入一个频率稳定的时钟信号。

使用示波器观察输入时钟信号和输出分频信号的波形，验证是否实现了 4 分频。

（二）3 分频器的设计与实现1、原理图设计使用两个 D 触发器和一些组合逻辑门（如与门、或门等）来实现 3 分频。

第一个 D 触发器的输出作为第二个 D 触发器的输入。

通过组合逻辑门对两个 D 触发器的输出进行处理，得到 3 分频的输出信号。

2、硬件连接按照原理图在数字电路实验箱上进行芯片的插装和连线。

3、调试与测试输入一个频率稳定的时钟信号。

使用示波器观察输入时钟信号和输出分频信号的波形，验证是否实现了 3 分频。

五、实验结果（一）4 分频器实验结果通过示波器观察输入时钟信号和输出分频信号的波形，发现输出信号的频率为输入信号频率的 1/4，成功实现了 4 分频功能。

电子技术课程设计报告学院：专业班级：学生姓名：学号：指导教师：完成时间：成绩：分频器的制作设计报告一. 设计要求把1000HZ的信号分成500Hz，100Hz的信号，用拨动开关控制。

发挥部分：1、200Hz信号的产生 2、倍频信号的产生。

二. 设计的作用、目的1、掌握运用中规模集成芯片设计分频器的方法。

2、掌握使用与非门、555单稳态产生倍频信号的方法。

三.设计的具体实现1、单元电路设计(或仿真)与分析1、分频信号的产生：电路图如下74ls192是同步十进制可逆计数器，具有双时钟输入，并具有异步清零等功能。

在此电路中，计数器处于加计数状态，输入脉冲1000Hz由5脚输入，用清零法组成进制可变的计数器，并通过单刀双掷开关控制。

仿真结果图如下：①当开关拨到1档时，上面频率计数器计输入信号频率为1000Hz，下面频率计数器计数频率为500Hz信号。

②当开关拨到2档时，上面频率计数器计输入信号频率为1000Hz，下面输出频率计数器显示100Hz信号。

2、200Hz信号的产生：电路图如下74ls192是同步十进制可逆计数器，具有双时钟输入，并具有异步清零等功能。

仿真结果图如下：在此电路中，计数器处于加计数状态，输入脉冲1000Hz由5脚输入，用清零法组成进制可变的计数器，2脚即输出200Hz信号。

2、倍频信号的产生：倍频信号原理图如下，输入信号由最左端输入方波（频率大于1000Hz并且峰峰值大于3v小于5v效果好）其中第一个与非门连接成非门使用，起着对输入信号倒相的作用。

这样，当有一个方波脉冲信号输入时，由C1、R1组成的微分电路将在脉冲信号的前沿产生一个正向微分脉冲信号，同时在方波下降沿处产生负向脉冲，另一路经过反相后，C2、R2微分电路产生负向脉冲（另一路产生正向脉冲同时）和负向脉冲，经过二极管滤除正向脉冲作为555单稳态的2脚触发端输入信号，而555单稳态3脚输出倍频后的方波。

仿真结果图如下：左端频率计数器显示的是输入的1000Hz的信号，右端频率计数器显示的是倍频后输出的2000Hz的信号示波器显示：号2000Hz。

实验六基于VHDL语言的分频器设计与实现报告一、实验目的1、进一步掌握VHDL语言的基本结构及设计的输入方法。

2、掌握VHDL基本逻辑电路的综合设计应用。

二、实验原理在数字电路系统中，分频电路应用得十分广泛。

例如，工程人员常常使用分频电路来得到数字通信中的帧头信号、选通信号以及中断信号等。

因此，分频电路在数字电路系统的设计中也应该作为重要的基本电路来掌握，从而给今后的一些设计带来方便。

三、实验内容1、设计并实现一个6分频的分频电路，要求其输出信号的占空比为50％。

请分析分频电路设计原理并编写VHDL语言程序，利用Max+PlusII开发软件对其进行编译和仿真。

6分频电路实现程序代码如下：2、在实际数字电路设计过程中，往往需要得到占空比不是1：1的分频时钟，方法是：首先描述一个计数器电路，然后根据计数器电路的并行输出信号来决定输出时钟的高低电平。

请设计、编写VHDL 语言程序实现分频后时钟信号的占空比为1：15的16分频电路，并利用Max+PlusII开发软件对其进行编译和仿真。

四、实验设计1．程序代码：图library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity clk_div6 isport(clk:in std_logic;clk_out:out std_logic);end clk_div6;architecture rtl of clk_div6 issignal clk_temp:std_logic;beginprocess(clk)variable counter:integer range 0 to 15;constant md:integer:=2;beginif clk'event and clk='1'thenif counter=md thencounter:=0;clk_temp<=not clk_temp;elsecounter:=counter+1;end if;end if;end process;clk_out<=clk_temp;end rtl;2.仿真结果：五、实验结果分析本实验利用VHDL语言设计分频电路，目的在于进一步掌握VHDL语言的基本结构及设计的输入方法，掌握VHDL基本逻辑电路的综合设计应用。

动态分频器电路课程设计一、课程目标知识目标：1. 学生能理解动态分频器电路的基本原理，掌握其工作流程及功能。

2. 学生能描述动态分频器电路中各个元件的作用及其相互关系。

3. 学生能掌握动态分频器电路的设计方法，并运用所学知识解决实际问题。

技能目标：1. 学生能运用所学知识，设计并搭建简单的动态分频器电路。

2. 学生能通过实验操作，分析动态分频器电路的性能，并提出优化方案。

3. 学生能运用相关软件（如Multisim等）对动态分频器电路进行仿真分析。

情感态度价值观目标：1. 学生通过动态分频器电路的设计与制作，培养动手实践能力、创新意识和团队合作精神。

2. 学生在探索电路原理的过程中，增强对电子技术的兴趣，激发学习热情。

3. 学生通过课程学习，认识到电子技术在现实生活中的应用，提高社会责任感和使命感。

本课程针对高中电子技术课程，结合学生年龄特点和认知水平，注重理论与实践相结合，以提高学生的电子技术素养和创新能力。

课程目标具体、可衡量，旨在使学生能够明确学习方向，为后续教学设计和评估提供依据。

二、教学内容本课程教学内容主要包括以下三个方面：1. 理论知识：- 动态分频器电路的基本原理与分类- 动态分频器电路中各元件的作用及其相互关系- 动态分频器电路的设计方法与步骤教学内容关联教材章节：第三章第三节“分频器电路及其设计”2. 实践操作：- 动手搭建简单的动态分频器电路- 实验操作与分析动态分频器电路的性能- 优化动态分频器电路设计方案教学内容关联教材章节：第三章第四节“分频器电路的实践与应用”3. 仿真分析：- 使用Multisim软件对动态分频器电路进行仿真- 分析仿真结果，验证理论知识的正确性- 探讨不同设计方案对动态分频器电路性能的影响教学内容关联教材章节：第三章第五节“分频器电路的仿真与优化”课程教学安排与进度：1. 理论知识教学（2课时）2. 实践操作教学（2课时）3. 仿真分析教学（2课时）4. 总结与评价（1课时）教学内容科学系统，注重理论与实践相结合，旨在帮助学生全面掌握动态分频器电路的相关知识，提高实际操作能力和创新能力。