数字电路实验报告
- 格式：doc
- 大小：433.50 KB
- 文档页数：21
0 / 21 学校： 武 汉 大 学
学院： 电 气 工 程 学 院 数字电路技术基础
实验报告
1 / 21
实验一 组合逻辑电路分析
一、参考元件
1、74LS00（四2输入与非门）
2、74LS20（双4输入与非门）
二、实验内容
1、组合逻辑电路分析
ABCD789101112X15 V
1
图1.1 组合逻辑电路分析
电路图说明：ABCD按逻辑开关“1”表示高电平，“0”表示低电平；
逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。
实验表格记录如下：
实验真值表
A B
C D X1
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 1
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1
表1.1 组合逻辑电路分析真值表
实验分析：
由实验逻辑电路图可知：输出X1=ABCD=AB+CD ，同样，由真值表也能推出此 2 / 21
方程，说明此逻辑电路具有与或功能。
2、密码锁问题：
密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开；否则，报警信号为“1”，则接通警铃。
试分析下图中密码锁的密码ABCD是什么？
U1A74LS00DU1B74LS00DU1C74LS00DU2A74LS00DU2B74LS00DU2C74LS00DU2D74LS00DU3A74LS20DVCC5VX15 V X25 V
1243VCC56789101112ABCD
图1.2 密码锁电路分析
实验真值表记录如下：
实验真值表
A B C D X1
X2
0 0 0 0 0 1
0 0 0 1 0 1
0 0 1 0 0 1
0 0 1 1 0 1
0 1 0 0 0 1
0 1 0 1 0 1
0 1 1 0 0 1
0 1 1 1 0 1
1 0 0 0 0 1
1 0 0 1 1 0
1 0 1 0 0 1
1 0 1 1 0 1
1 1 0 0 0 1
1 1 0 1 0 1
1 1 1 0 0 1
1 1 1 1 0 1
表1.2 密码锁电路分析真值表
实验分析：
由真值表（表1.2）可知：当ABCD为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。由此可见，该密码锁的密码ABCD为1001.因而，可以得到：X1=ABCD，X2=1X。 3 / 21
实验二 组合逻辑实验（一）
半加器和全加器
一、实验目的
熟悉用门电路设计组合电路的原理和方法步骤。
二、预习内容
1、复习用门电路设计组合逻辑电路的原理和方法步骤。
2、复习二进制数的运算
①用“与非”门设计半加器的逻辑图
②完成用“异或”门、“与或非”门、“与非”门设计全加器的逻辑图
③完成用“异或”门设计三变量判奇电路的原理图
三、参考元件
1、74LS283（集成超前4位进位加法器）
2、74LS00（四2输入与非门）
3、74LS51（双与或非门）
4、74LS136（四2输入异或门）
四、实验内容
1、用与非门组成半加器
由理论课知识可知：
iS=iiAB=iiiiABAB=iiiiiiABAABB
iC=iiAB=iiAB
根据上式，设计如下电路图：
U1A74LS00DU1B74LS00DU1C74LS00DU2A74LS00DU2B74LS00DAiBiSiCi1245637
图2.1与非门设计半加器电路图
得到如下实验结果：
被加数iA 0 1 0 1
加数iB 0 0 1 1
和iS 0 1 1 0
新进位iC 0 0 0 1
表2.1 半加器实验结果记录表格 4 / 21
2、用异或门、与或非门、与非门组成全加器
由理论课知识可知：
iS=1iiiABC
iC=1()iiiiiABABC
根据上式，设计如下电路：
U1A74LS136NU1B74LS136NU3A74LS00NU2B74LS51N623453257AiBiCi-1SiCi4VCC5VR11kΩR21kΩVCC16
图2.2 用异或门、与或非门、与非门设计的全加器
实验数据表格所得如下：
被加数iA 0 1 0 1 0 1 0
1
加数iB 0 0 1 1 0 0 1 1
前级进位1iC 0 0 0 0 1 1 1 1
和iS 0 1 1 0 1 0 0 1
新进位iC 0 0 0 1 0 1 1 1
表2.2 全加器实验数据表格
3、用异或门设计3变量判奇电路，要求变量中1的个数为奇数时，输出为1，否则为0.
根据题目要求可知：
输出L=ABCABCABCABCABC
则可以设计出如下电路： 5 / 21
U1A74LS136NU1B74LS136NR11kΩR21kΩVCC5V12345VCCABCL
图2.3 用异或门设计的3变量判奇电路
根据上图，可以得到如下实验数据表格：
输入A 0 0 0 0 1 1 1 1
输入B 0 0 1 1 0 0 1
1
输入C 0 1 0 1 0 1 0 1
输出L 0 1 1 0 1 0 0 1
表2.3 判奇电路实验数据表格
4、用“74LS283”全加器逻辑功能测试
U174LS283NSUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07
图2.4 元件74LS283
利用74LS283进行如下表格中的测试：
被加数4321AAAA 0111 1001
加数4321BBBB 0001 0111
前级进位0C 0或1 0或1
和4321SSSS 1000或1001 0000或0001
新进位4C 0或0 1或1
表2.4 “74LS283”全加器功能测试表格 6 / 21
实验三 组合逻辑实验（三）
数据选择器和译码器的应用
一、实验目的
熟悉数据选择器和数据分配器的逻辑功能和掌握其使用方法。
二、预习内容
1、了解所用元器件的逻辑功能和管脚排列
2、复习有关数据选择器和译码器的内容
3、用八选一数据选择器产生逻辑函数LABCABCABCABC和LABC
4、用3线-8线译码器和与非门构成一个全加器
三、参考元件
1、数据选择器74LS151
2、3—8线译码器74LS138
四、实验内容
1、数据选择器的使用：
当使能端EN=0时，Y是2A、1A、0A和输入数据0D～7D的与或函数，其表达式为：
70iiiYmD（表达式1）
式中im是2A、1A、0A构成的最小项，显然当iD=1时，其对应的最小项im在与或表达式中出现。当iD=0时，对应的最小项就不出现。利用这一点，不难实现组合逻辑电路。
将数据选择器的地址信号2A、1A、0A作为函数的输入变量，数据输入0D～7D作为控制信号，控制各个最小项在输出逻辑函数中是否出现，使能端EN始终保持低电平，这样，八选一的数据选择器就成为一个三变量的函数产生器。
①用八选一的数据选择器74LS151产生逻辑函数LABCABCABCABC
将上式写成如下形式：11336677LmDmDmDmD
该式符合表达式1的标准形式，显然1D、3D、6D、7D都应该等于1，而式中没有出现的最小项0m、2m、4m、5m，它们的控制信号0D、2D、4D、5D都应该等于0，由此可画出该逻辑函数产生器的逻辑图： 7 / 21
U174LS151N~W6D04D13D22D31D415D514D613D712A11C9B10Y5~G712345100ABCX15 V
6
图3.1 逻辑电路图
经过实验验证，得到如下真值表：
A B C
L
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 1
表3.1 真值表
由实验所得真值表可知：此逻辑电路能实现逻辑表达式LABCABCABCABC 的功能
②用八选一的数据选择器74LS151产生逻辑函数LABC，根据上述原理自行设计逻辑图，并验证实际结果。
LABC=(1,2,4,7)m 8 / 21
由以上最小项形式可以设计如下逻辑电路图：
U174LS151N~W6D04D13D22D31D415D514D613D712A11C9B10Y5~G712X15 V
301CBA0456
图3.2 逻辑电路图
实验测的真值表如下：
A B C L
0 0 0
0
0 0 1 1
0 1 0 2
0 1 1 0
1 0 0
1
1 0 1 0
1 1 0 0
1 1 1 1
表3.2 真值表
2、3-8线译码器的应用
用3-8线译码器74LS 138和与非门构成一个全加器，写出逻辑表达式并设计逻辑电路图。验证实际结果。
全加器的和iS与新进位iC的表达式如下：
iS=1iiiABC=1111iiiiiiiiiiiiABCABCABCABC=(1,2,4,7)m
iC=1()iiiiiABABC=1111iiiiiiiiiiiiABCABCABCABC=(3,5,6,7)m
做出如下逻辑电路图：
