当前位置：文档之家 › 数电实验2 组合逻辑电路装测调试方法

数电实验2 组合逻辑电路装测调试方法

  • 格式：docx
  • 大小：86.08 KB
  • 文档页数：6

暨南大学本科实验报告专用纸

课程名称数字电子技术实验成绩评定

实验项目名称组合逻辑电路装测调试方法指导教师

实验项目编号071200031实验项目类型验证+设计实验地点实B406 学生姓名学号学院电气信息学院

专业实验时间2016年4月19日

一、实验目的

1. 学习应用实验的方法分析组合逻辑电路。

2. 学习数字电路设计和装测调试方法。

3. 学习数字系统综合实验平台可编辑数字波形发生器使用方法。

二、实验器件、设备和仪器

1. 三3输入与非门74LS10 1片

2. 双4输入与非门74LS20 1 片

3. 4异或门74LS86 1片

4. 6反相器74LS04 1片

5. 四2输入与非门74LS00 1片

6. PC机（数字信号显示仪） 1台

7. GOS- 6051示波器 1台

8. 数字万用表UT56 1 台

9. TDS— 4数字系统综合实验平台 1 台

三、实验原理

1. 芯片引脚图

』蔦 11］门 J j

Vce 4B 4A 4Y 3B 3A 3Y = 74LSDO

IA I B JY 2A 2B 2Y GHD 可4

可可4

四双辅入与非门Y = AB N is| “1 nl io| J «l Vcc CA SY 5A SY 1A 4Y

二 Z4LS04

1A )Y 2A 2Y SA 3Y GND

M 2I 3I' 町 5| 7I

六反相器 Y 二 二牙

暨南大学本科实验报告专用纸（附页）

2

14 Y 1 1 | 10 9

| 8 |

ND 2C NG 2B 2A 2Y

n

74LS20

1A 1 B INC I C JLD LY GND

T 1 T 1

i 3 4 6

殛四输入导IF门 ¥= ABCD

2. 组合逻辑电路测试方法介绍

数字电路静态测试方法指的是：给定数字电路若干组静态输入值，测定数字电路 的输出值是否正确。数字电路状态测试的过程是在数字电路设计好后， 将其安装 连接成完整的线路，把线路的输入接到逻辑电平开关上， 线路的输出接到电平指 示灯（LED或用万用表测量进行电平测试，按功能表或状态表的要求，改变输入 状态，观察输入和输出之间的关系是否符合设计要求。 数字电路电平测试是测量 数字电路输入与输出逻辑电平（电压）值是否正确的一种方法。

静态测试是检查设计与接线是否正确无误的重要一步。

数字电路动态测试方法是：在静态测试的基础上，按设计要求在输入端加动态脉 冲信号，观察输出端波形是否符合设计要求， 这是动态测试，动态测试的主要目 的测试电路的频率特性（如测试电路使用时的频率范围）等）及稳定特性等。

四、实验内容

1. 用实验方法分析由异或门组成的组合逻辑电路

① 用一片74LS86按图1连接逻辑电路。

② 采用静态测试方法进行逻辑电路测试。

接好电路后，将输入信号用逻辑开关置入（由逻辑电平信号源提供输入信号） ，1 r 1 1 1 1 1 V™ 1C 1 ¥ 3C 3B 3A 3Y

7<1LS1O

1A IB 2A 2B 2C yy GND

1 1 1 2 1 I 3 4 1 5 1 s 1 r Pl亓或门 F—/㊉拧 Vcc 4B 4A 4Y SB 3A 3Y

二） ?4LS?56

1A IB 1Y 2A 2B 2Y 1 2I 31 ^1 5I 6I 7I 14 13 12 1 1 I □ 9 8

三訐输入与习匸『J Y-ABC 暨南大学本科实验报告专用纸（附页）

3

输出结果输出接LED指示灯通过逻辑电平指示灯进行显示测试。按控制信号 C 分别在低电平和高电平下，观察输入信号Di0〜Di2和输出信号Do旷Do2的关系, 测试数据用表格自行设计，通过分析测试结果得出逻辑电路逻辑功能。

C— 二 1

%

=1 一％

%

-1 DQ2

图1实验逻辑电路1

表1

Di0 Di1 Di2 高电平 低电平

Di0 Di1 Di2 Do0 Do1 Do2

1 0 0 0 1 1 1 0 0 0

2 0 0 1 1 1 0 0 0 1

3 0 1 0 1 0 1 0 1 0

4 0 1 1 1 0 0 0 1 1

5 1 0 0 0 1 1 1 0 0

6 1 0 1 0 1 0 1 0 1

7 1 1 0 0 0 1 1 1 0

8 1 1 1 0 0 0 1 1 1

③采用动态测试方法进行逻辑电路测试。

三个输入信号Di0〜Di2和控制输入信号C由固定方波信号源提供，频率分别为

2MHz 1MHz 0.5MHz和0.1MHz输出波形由数字信号显示，记录波形，通过分 析数字波形分析电路的逻辑功能。 暨南大学本科实验报告专用纸（附页）

4

ChannelO控制输入信号C为低电平f=O.1MHz

Channell 输入信号 DiO f=2MHz

Channel2 输入信号 Di3 f=1MHz

Channel3 输入信号 Di2 f=0.5MHz

Channel4输出信号DoO

Channel5输出信号do1

Channel6输出信号do2

2. 用实验方法分析由与非门组成的组合逻辑电路

① 选择合理的芯片按图2连接逻辑电路。

② 采用动态测试方法进行逻辑电路测试。

接好电路后，将输入控制信号 A1、A0由可编辑数字波形发生器提供（其中 A1

信号为频率为50KHZ左右方波，可 根据测试效果选择合适的频率，要求A0为方 波频率是A1 一半），输出结果输出接LED指示灯（输出信号通过逻辑电平指示灯 进行显示测试）。

输入信号D旷D3由数字系统综合实验平台的逻辑电平信号源提供：其中 D0 =0V,

D1= 5V, D2 D3输入信号由综合实验平台的固定频率时钟源提供： D2= 0.1MHz方波、D3= 0.5MHz=通过分析测试结果得出逻辑电路逻辑功能。

③ 用数字信号显示仪同时观察和记录逻辑电路的全部输入控制信号、输入数据 信号和输出信号。

④ 根据数字信号显示仪显示出的输入信号、 控制信号和输出信号，对逻辑电路分

析总结，得出电路逻辑功能。 暨南大学本科实验报告专用纸（附页）

5

图2实验逻辑电路2

注：

ChannalO 输入信号 D0=0V

Channall 输入信号 D1=5V

Channal2 输入信号 D2 f=O.1MHz

Channal3 输入信号 D3 f=0.5MHz

Channal4 控制信号 AO f=50kHz

Channal5 控制信号 A1 f=25KHz

Chann al6输出信号 暨南大学本科实验报告专用纸（附页）

6

五. 实验结果分析

1. 由实验数据可知，控制信号为高电平时，74LS86是源码发生器；控制信号为 低电平时，是反码发生器。

2. 可知逻辑电路的函数表达式为 F = D0A1AO D1A1A0 D2A1A0 D3A1A0,分 析输出波形，该逻辑电路应起到数据选择器的作用。

合集下载

数电实验报告 实验二 利用MSI设计组合逻辑电路

数电实验报告 实验二 利用MSI设计组合逻辑电路

实验二 利用MSI设计组合逻辑电路

【实验目的】

1.熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能和使用方法

2.掌握用MSI设计的组合逻辑电路方法

【实验仪器】

1.数字电路实验箱、数字万用表、示波器

2.虚拟器件：74LS00、74LS197、74LS138、74LS151 74LS73 74LS86

【实验设计与分析】

1.数据分配器

（1）由数据分配器真值表分析可知，当D=0时，全线路输出为1，而当D=1时，F0~F7输出与地址端ABC相关，二进制地址值代表的十进制数n刚好为D’，而其他位值为1,

（2）

A B C F0 F1 F2 F3 F4 F5 F6 F7

0 0 0 0 1 1 1 1 1 1 1

0 0 1 1 0 1 1 1 1 1 1

0 1 0 1 1 0 1 1 1 1 1

0 1 1 1 1 1 0 1 1 1 1

1 0 0 1 1 1 1 0 1 1 1

1 0 1 1 1 1 1 1 0 1 1

1 1 0 1 1 1 1 1 1 0 1

1 1 1 1 1 1 1 1 1 1 0

F0卡诺图：

A\B C 00 01 11 10

0 0 1 1 1

1 1 1 1 1

卡诺图化简，得

F0’= A’B’C’

即

F0= (A’B’C’)’

同理

F1= (A’B’C)’ F2= (A’BC’)’

F3= (A’BC)’

实验二 组合逻辑电路(半加器、全加器)

实验二 组合逻辑电路(半加器、全加器)

《数字电子技术B》实验报告

班级： 姓名 学号：

实验二 组合逻辑电路（半加器、全加器）

一、 实验目的

1.掌握组合逻辑电路的功能测试。

2.验证半加器和全加器的逻辑功能。

3.学会二进制数的运算规律。

二、 实验仪器及材料

74LS00 二输入端四与非门 3片

74LS86 二输入端四异或门 1 片

74LS54 四组输入与或非门 1片

三、 实验内容（如果有可能，附上仿真图）

1.组合逻辑电路功能测试。

（1）.用2片74LS00组成图2.1所示逻辑电路。为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。

（2）.图中A、B、C接电平开关，Y1，Y2接发光管电平显示。

（3）.接表2.1要求，改变A、B、C的状态填表并写出Y1，Y2逻辑表达式。

（4）.将运算结果与实验比较。

表2.1 输 入 输 出

A B C Y1 Y2

0 0 0 0 0

0 0 1 0 1

0 1 0 1 1

0 1 1 1 1

1 0 0 1 0

1 0 1 1 1

1 1 0 1

0

1 1 1 1 0

Y1=A+B Y2=(A’*B)+(B’*C)

2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。

根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可有一个集成异或门和二个与非门组成如图2.2。

图2.2

（1）.在实验仪上用异或门和与门接成以上电路。A、B接电平开关K，Y，Z接电平显示。

（2）.按表2.2要求改变A、B状态，填表。

表2.2

输入端 A 0 0 1 1

B 0 1 0 1

输出端 Y 0 1 1 0

Z 0 0 0 1

3.测试全加器的逻辑功能。

（1）.写出图2.3电路的逻辑表达式。

（2）.根据逻辑表达式列真值表。

数字电子技术基础实验二 组合逻辑电路设计

数字电子技术基础实验二 组合逻辑电路设计

数字电子技术实验

- 1 -

数字电子技术基础

实验报告

题目： 实验二 组合电路设计

小组成员：

小组成员：

数字电子技术实验

- 2 - 一、实验目的

1.掌握全加器和全减器的逻辑功能；

2.熟悉集成加法器的使用方法；

3.了解算术运算电路的结构；

4.通过实验的方法学习数据选择器的结构特点、逻辑功能和基本应用。

二、实验设备

1.数字电路实验箱；

2.Quartus II 软件。

三、实验要求

要求1：参照参考内容，调用MAXPLUSⅡ库中的组合逻辑器件74153双四数据选择器和7400与非门电路，用原理图输入方法实现一一位全加器。

（1）用 Quartus II波形仿真验证；

（2）下载到 DE0 开发板验证。

要求2：参照参考内容，调用MAXPLUSⅡ库中的组合逻辑器件74138三线八线译码器和门电路，用原理图输入方法实现一位全减器。

（1）用 Quartus II 波形仿真验证；

（2）下载到 DE0 开发板验证。

要求3：参照参考内容，调用MAXPLUSⅡ库中的组合逻辑器件74138三线八线译码器和门电路，用原理图输入方法实现一个两位二进制数值比较器。（MULTISM仿真和FPGA仿真）。 数字电子技术实验

- 3 - 四、实验原理

1、74138三线八线译码器原理

2、74153双四数据选择器原理 数字电子技术实验

- 4 -

3、全加器原理

全加器能进行加数、被加数和低位来的进位信号相加，并根据求和的结果给出该位的进位信号。

图一

图一是全加器的符号，如果用iA，iB表示A,B两个数的第i位，1iC表示为相邻低位来的进位数，iS表示为本位和数（称为全加和），iC表示为向相邻高位的进位数，则根据全加器运算规则可列出全加器的真值表如表一所示。 数字电子技术实验

数电实验组合逻辑电路

数电实验组合逻辑电路

电子与通信工程实验室 数字电子技术实验讲义 物理

- 1 - 实验二 组合逻辑电路

一、实验目的

1.掌握组合逻辑电路的分析方法

2.掌握组合逻辑电路的设计方法

二、实验仪器

数字电路实验台、数字万用表、74ls00,74ls20

三、实验原理

1.组合逻辑电路的分析方法

组合逻辑电路时最常见的逻辑电路，可以用一些常用的门电路组合成具有其他功能的门电路。其分析方法是根据所给的逻辑电路，写出其输入和输出之间的逻辑函数表达式或真值表，从而确定该电路的逻辑功能。

2.组合逻辑电路的设计方法

组合逻辑电路是使用中、小规模集成电路来设计组合电路是最常见的逻辑电路，其分析方法是根据所给的组合逻辑电路，写出其输入与输出之间的逻辑函数表达式或者真值表，从而确定该电路的逻辑功能。组合电路设计的一般步骤如图所示：

根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。 根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。

2、 组合逻辑电路设计举例

用“与非”门设计一个表决电路。当四个输入端中有三个或四个为“1”时，输出端才为“1”。

(1)设计步骤：根据题意列出真值表如表所示，再填入卡诺图表中。 电子与通信工程实验室 数字电子技术实验讲义 物理

- 2 - 输入

变量 A 0 0 0 0 0 0 0 0 1 1 1 1 1

1 1

1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

输出变量 Y 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1

(2)根据真值表，画卡诺图

(3)由卡诺图得出逻辑表达式，并演化成“与非”的形式