下载文档原格式
Allegro中问答Allegro中问答1. allegro里怎样把铺铜显示关掉，但是走线要显示？setup/User preferences/shape/勾选no_shape_fill2. ALLEGRO封装路径设置setup->user preference 点击config_paths，在右面devpath,materialpath里要指到你的库的路径，在categories中点击design_paths，在右边的padpath和psmpath中也要指定你库路径。
3. ALLEGRO中如何设定零点坐标打开setup-->drawing size设置move origin。
如果设计不过去，有可能你外面命令没DONE掉。
也有可能你的工作区域太小。
应该把工作的区域设计得大一点。
这一点来说，设计原点显然没有POWERPCB方便4. 请教如何改变元件序号的宽度的大小SETUP/TEXT SIZE下就可改变5. 从brd文件中提取了封装，可是打开一个封装不能确定封装中用的是哪个PAD文件，请大侠指点一下通过什么方式能否确定pad文件选择tools-Padstack-Modify Design Padstack然后选择你想要知道的pad，在name栏可以看到名字。
6. 做封装时一般采用什么方法使PIN对齐,或作调整的!用坐标在命令行上输入：ix 6 表示向右移动6 ix -8 表示向左移动8iy 7 表示向上移动6 iy -9 表示向下移动9ix 5 -4 表示向右5，向下47．brd文件不保存了，是怎么回事。
提示说：Database is locked and cannot be saved. Unlock via File Properties。
File－Properities里面Unlock就可以了。
8. power pcb封装怎么转到allegro来呀把powerPCB中的器件都调出来，然后save一个PCB文件，然后用allgero导入PCB文件，打开后就有我们的器件了，然后save我们的器件封装，就有了库。
1. 更新封装答：封装修改后，在allegro下palce--update symbols。
在package symbol下选择要更新的封装。
注意勾选update symbol padstacks Ignore FIXED property。
2. 如何批量放置VIA？答：比方在TOP层铺了一片铜到地，然后想规则的放置一批VIA将表面铺铜区连接到地层，能不能自动完成啊？手动放很麻烦也不均与，影响美观Copy Find勾選Via Option填寫數量，間距。
3. Allegro中查看过孔属性及批量替换过孔方法:答：依次单击Tools--Padstack--Modify Design Padstack，然后单击选中某过孔或焊盘，再在右边的Option栏中点Edit按钮即可查看和修改。
依次单击Tools--Padstack--Replace，然后分别在Old 栏跟New栏中填入你想替换的焊盘，按Replace即可。
4. Allegro快捷键设置空格旋转器件答：funckey ' ' iangle 90 #以90度旋转选中的物体funckey ~R iangle 45 #以45度旋转选中的物体空格键90度旋转， Ctrl+R 45度旋转5. Allegro中我设置了highlight的颜色为白色，但选中后颜色是白蓝相间的，很不方便查看。
是什么地方需要设置，哪位大虾告诉哈我？答：setup/user preferences/display/display_nohilitefont 这个选项打勾就行了。
6. 不小心按了Highlight Sov后部分线高亮成白色，怎样取消？答：这个是用来检查跨分割的，取消的办法是：如果是4层板的话，在电源层跟地层都铺上地网络，然后再按Highlight Sov刷新即可。
7. 如何更改Highlight高亮默认颜色？答：可以在Display->Color/Visibility->Display->Temporary Highlight里修改即可，临时修改颜色可以点Display->Assign Color来实现。
allegro常见问题解答allegro常见问题解答allegro是Cadence 推出的先进 PCB 设计布线工具，下面店铺准备了关于allegro常见问题解答，欢迎大家参考!1 无论哪个版本都经常出现自动退出，提示为非法操作，然后不能存盘，自动退出。
(ALLEGRO)(出现这种情况，主要是操作系统方面的原因，ALLEGRO要求在英文NT或WINDOWS 2000下使用.在中文WINDOWS 2000下,出错概略提高许多。
事实上，设计人员应充分使用Allegro的Autosave 功能，以避免各种情况下引起的数据丢失。
提示：Allegro在异常退出时，会在当前设计目录下产生一个后缀为sav的文件。
用Allegro打开该文件，另存为brd文件即可)2在ALLEGRO中，编辑焊盘时，经常会出现“执行程序错误”而退出程序，且没有备份文件，导致之前的工作白费。
(此问题14.1已经解决，而且同样与操作系统有关)3 在从自动布线器(SPECCTRA)建军回到ALLEGRO后，输出表层的线、孔就与器件成为一个整体，移动器件时，线、孔就附在上面一起移动。
(实际上，这个功能是Cadence应大多数用户要求而添加上的，主要是为了方便移动器件的时候fanout后的引腿和via能跟着一起移动。
如果你实在不愿意这么做，可以执行下面这个Skill程序解决，以后版本将会有选项供用户选择：; The following Skill routine will remove invisible; properties from CLINES and VIAS.; The intent of this Skill program is to provide; users with the ability of deleting the invisible; properties that SPECCTRA/SPIF puts on. This will allow the moving; of symbols without the attached clines/vias once the; design is returned from SPECCTRA if the fanouts were originally; put in during an Allegro session.;; To install: Copy del_cline_prop.il to any directory defined; within your setSkillPath in your; allegro.ilinit. Add a "load("del_cline_prop.il")"; statement to your allegro.ilinit.;; To execute: Within the Allegro editor type "dprop" or; "del cline props". This routine should; only take seconds to complete.;; Deficiencies: This routine does not allow for Window or; Group selection.;; WARRANTIES: NONE. THIS PROGRAM WAS WRITTEN AS "SHAREWARE" AND IS AVAILABLE AS IS; AND MAY NOT WORK AS ADVERTISED IN ALL ENVIRONMENTS. THERE IS NO; SUPPORT FOR THIS PROGRAM.;; Delete invisible cline/via properties.;axlCmdRegister( "dprop" 'delete_cline_prop)axlCmdRegister( "del cline props" 'delete_cline_prop)(defun delete_cline_prop ();; Set the Find Filter to Select only clines(axlSetFindFilter ?enabled (list "CLINES" "VIAS")onButtons (list "CLINES" "VIAS"));; Select all clines(axlClearSelSet)(axlAddSelectAll) ;select all clines and vias(setq clineSet (axlGetSelSet))(axlDBDeleteProp clineSet "SYMBOL_ETCH") ;Remove the property(axlClearSelSet) ;unselect everything4.用贴片焊盘(type=single)做成的package，用toolspadstackmodify design padstack...编辑，发现type变成了blind/buried。
allegro使用汇总2010-06-21 15:31:10| 分类： cadence |字号 订阅1.如何在allegro中取消花焊盘(十字焊盘)set up->design parameter ->shape->edit global dynamic shape parameters->Thermal relief connects ->Thru pins ,Smd pins -> full contact2.allegro 中如何设置等长setup -> constraints->electrical->net->routing->Min Max Propagation delays选择要等长的net->右击->create->pin pair->选择pin修改 prop daly 的min 和max项3.如何设置allegro的快捷键修改文件 $inst_dir\share\pcb\text\env 或 $inst_dir\pcbevn\env快捷键定义如下:alias F12 zoom outalias ~R angle 90 (旋转90 度)alias ~F mirror (激活镜相命令)alias ~Z next (执行下一步命令)alias End redisplay(刷新屏幕)alias Del Delete(激活删除命令)alias Home Zoom fit(全屏显示)alias Insert Define grid(设置栅格)alias End redisplayalias Pgdown zoom outalias Pgup zoom inalias F12 custom smoothalias Pgup slidealias Pgdown donealias Home hilightalias End dehilightalias Insert add connectalias Del Delete4.如何在allegro中删除有过孔或布线的层时不影响其他层1.输出specctra的dsn文件allegro->file->export->router->demo.dsn->run2.产生session文件specctra(pcb router)->file->write->session->demo.ses->ok3.删除某一层中的布线和过孔delete(ctrl+D)->..4.删除allegro中的板层setup->cross section->鼠标右键->delete5.导入session文件allegro->file->import->router->demo.ses->run也可先将通过该层的过孔先替换成顶层焊盘,删除该层以后再替换回来5.如何在Allegro中同时旋转多个零件1.Edit->Move 在Options中Rotation的Point选User Pick2 再右键选Term Group 按住鼠标左键不放并拉一个框选中器件 多余的可用Ctrl+鼠标左键点击去掉.3. 选好需整体旋转的器件后 右键complete.4. 提示你Pick orgion 鼠标左键选旋转中心.5 下面右键选rotate 即可旋转了.6.allegro 16.0 透明度设置display->colour/visibility->display->OpenGL->Global transparency->transparent7.allegro Drill hole size is equal or larger than smallest pad size.Pad will be drilled away.提示Drill hole size is equal or larger than smallest pad size.Pad will be drilled away.不用理睬这一提示8.ALLEGRO 如何生成钻孔文件Manufacture -> NC -> Drill Customization->auto generate symbolsManufacture -> NC -> Drill LegendManufacture -> NC ->NC parameters->enhanced excellon format->closeManufacture -> NC -> NC Drill->auto tool select->optimize drill head travel9.CAM350如何正确导入钻带文件导进去后MACRO->PLAY->选择(CAM350--SCRIPTS)PADS_DRILL->选择钻带的REP文件还没测试过，rep文件从哪儿来的呢10.allegro 如何设置route keepin,package keepin1.setup->area->route keepin,package keepin ->画框2.edit ->z-copy->options->package keepin,route keepin->offset->50->点击外框11.allegro 中如何禁止显示shape完全禁止的方法没找到setup->user preference editor->display->display_shapefill->输入一个较大的数shape在显示时就不是那么显眼了set-user preference editor-shape-no shape fill(v)12.如何在allegro设置自定义元件库路径在下面两个位置添加自定义元件的路径Setup->User Preferences Editor->Design_paths->padpathSetup->User Preferences Editor->Design_paths->psmpath1.在allegro中如何修改线宽在Allegro的Setup－>constraints里的set standard values中可定义每一层走线的宽度，比如，可以定义VCC和GND的线宽为10 Mil。
Allegro问题集Allegro问题集1、Allegro 如何设置route keepin,package keepin1)、setup->area->route keepin,package keepin ->画框2)、edit ->z-copy->options->package keepin,route keepin->offset->50->点击外框2、ALLEGRO 如何生成钻孔文件Manufacture -> NC -> Drill Customization->auto generate symbolsManufacture -> NC -> Drill LegendManufacture -> NC ->NC parameters->enhanced excellon format->closeManufacture -> NC -> NC Drill->auto tool select->optimize drill head travel3、Allegro 如何设置间距setup -> constraints->set standard values->default value form4、在Allegro中，在布线完成之后如何改变叠层设置选Setup-> Cross-section如果要设置板层厚度, 先定义板层材料setup->materials5、如何在allegro中使specttra保护手工布线route->automatic router->sections-> all but select->选择要保护的net6、如何在allegro中使specttra用45度布线route->route Autormatic->Setup->enable Diagonal Ruoting wireGride,安全间距Via Gride,线宽在specttra出错时可以用route->route Checks 检查错误在allegro中查找多于的线头 clineTOOLS -> REPORTS -> Dangling line Report7、Allegro 过孔定义,查找多余的cline创建过孔setup ->vias->auto define bbvia ->create bbvia->input pad name->generate自动布线的过孔指定Setup-> Constraints->Physical (lines/vias) rule set->Set Values->Via list property->Name清除多余的clineRout->Gloss->Parameters或查找多余的clineTOOLS->REPORTS->Dangling line Reportcline 连接线line 边框线等8、Allegro 的gloss功能45度角转换rote -> gloss-> parameters-> line smoothing -> okgloss圆弧转换rote -> gloss-> parameters->convert corner to arc-> okgloss泪滴和T型走线rote -> gloss-> parameters->pad and T connection fillet->okgloss局部gloss功能rote -> gloss-> windows9、在Allegro中如何修改线宽在Allegro的Setup－>constraints里的set standard values中可定义每一层走线的宽度，比如，可以定义VCC和GND的线宽为10 Mil。
PCB Desing 问答From 作者：七嘴八舌整理：sunjiangbo说明：我把pcb设计和allegro的大部分帖子收集了一下，以方便大家察看，以免重复发帖1.设计8层高速（带BGA）PCB板,8层PCB，如何分配？8层板层结构请各位大虾告诉我下面两种层结构哪个更合理，为什么？1。
top-gnd-sig2-sig3-vcc-gnd-sig4-bottom2。
top-gnd-sig2-vcc-sig3-sig4-gnd-bottom是不是一定要有五层用来走信号线？通常最佳的8层结构是四层走线层，四层铺铜层，即：Top-GND-sig2-VCC-GND-sig3-VCC-Bottom因为你的奇数层铺铜，可能导致PCB板不平衡，即两边热膨胀系数不同而导致翘曲。
如果不考虑这一因素，你的第二种方案更合理些。
因为第一种情况Bottom层不和参考平面相邻，阻抗很难得到控制，回路电感较大，影响其信号传输质量。
第二种情况较好，每层信号都有临近的参考平面，如果sig3必须要走线，可以尝试只走少量的走线，其他区域大面积铺铜（地），也可以达到近似平衡的结构。
一定要有五层来走线。
第二种结构，虽照顾到了各走线层的映像平面，可以使阻抗控制问题容易些，但对主电源面不能与地面靠近，造成电源覆铜阻抗问题，保证不了板子电源质量。
这种情况应优先考虑哪个因素？针对这种问题，是有点争议。
就是一些资深专家的看法也不尽相同。
电源和地相邻很近的话，由于其相互之间的强耦合，对于电源层的平稳有好处。
但是我们在实际布板的时候，板上放置了很多旁路电容，这些电容可以有效地增加电源和地的耦合。
其实，PCB板电源和地的互容很小，主要还是靠Bypass电容的作用提供稳定的电压和瞬态补充电流。
如果，电源和地层离的较远，在设计中应该更多的合理的考虑旁路电容的设计问题。
8层板如果这样分层TOP-GND-VCC-SIG2-SIG3-VCC-GND-BOTTOM，不知和你说的那种层结构哪个更好呢？这种结构中Sig2和Sig3之间的串扰可能较大。
ALLEGRO常见问题大全Q: Allegra中颜色设置好以后，应该可以导出相关设置文件，下次碰到不同设置的板子，看着难受就可以直接读入自己的文件改变设置了A:16.2版本的可以这样做：file->export->parameters,选中颜色就行了，其它的参数一样可以保存。
Q:ALLEGRO 自动布线后,为直角.如何调整成45度角走线A: ROUTE --GLOSS---PARAMETERS---CONVERT CORNET TO ARC一、群组布线;群组布线包括总线布线和一次布多外Trance.1.一次布多个Trance .鼠标左键进行选择多外PIN,或VIA. 同时可以在布线过程中用右键切换到单线模式。
群组布线只能在一个层中，不允许打过孔。
也可以在群组布线过程中，右键，“CHANGE Control Trace”Cadence CIS即原理图中，放大缩小缩小的快捷键按住CTRL键+鼠标中间滚轮）5. ALLEGRO 出光绘文件前，最好加个PHOTO_OUTLINE,确认输出光绘文件的范围Class: manufacture — Subclass: photoplot outline6. 光绘设置详解/bbs/viewthread.php?tid=28&page=1ALLEGRO 标注 1. dimension linear : 对于比较规则，简单的板子，通常采用.2.dimension datum ：对于较复杂的板子可以采用。
先确定一个基准点，接下来对每个点所标注的数据都是相对基准点的坐标值。
Manufacture------dimension/draft -----dimension linear / dimension datum2.表层铺铜时，由于铺铜和PIN 的间距问题，在PIN 和PIN 之间经常产生一些尖角。
产生这种原因的解决办法：一。
一个一个修改Boundary二。
Allegro 使用中的问题集锦（Q：question A:answer）1. Q：我的ALLEGRO 是14.0版本的，FILE——EXPORT——后面就没有看到SUB DRAWING的命令了。
如果用EDIT——COPY的话又不能把A板的线贴到B板上，我该怎幺办？A: 是不是你启动Allegro 时Cadence Product Choices 没选好,要选PCB Dedign Expert 或Allegro Expert~~~[此贴被apple在2004-06-21 2:12 PM重新编辑]2. Q: 在ALLEGRO中，找个器件好难啊，他只是点亮器件而光标不移动到器件那里。
请问各为大侠，有没办法可以象POWERPCB 那样，查找零件时光标跟着移动？A:确认将组件点亮后，将鼠标移动至右下角的小显示框中，单击左键，光标即可自动转到所点亮的组件处.3. Q: 将logic_edit_enabled打开后，只能删除单个的net, logic_edit_enabled打开".是从何处打开???A: 在14.2中的操作：Setup -> User Preferences Editor -> Misc -> logic_edit_enabled然后可以在LOGIC/NET LOGIC 下删除NET。
4. Q: 想移动组件的某一个PIN ，请问该如何做。
用move 命令，总提示Symbol or drawing must have UNFIXED_PINS property。
A: edit -> properties 选中要move Pin的组件的 symbols，增加 UNFIXED_PINS 属性即可。
5.Q: how can i get rid of the "dynamic length" dialogue box?A: Setup -> User Preferences Editor ->Etch>allegro_etch_length_on6 .Q：请问如何将以删除的PIN NUMBER及SILKSCREEN还原??A：删除此零件,再重新导入~~~或可以直接UPDATE 零件也可以7. Q：从orcad导入后，place->quickplace，但是出来的组件上面很多丝横，就和铺铜一样，怎幺回事？A：把PACKAGE GEOMETRY 的 PLACE_BOUND_TOP 勾掉即可.8. Q：请问在allegro中,怎様画一条没有绿漆的线??A：同样位置再画一根sold mask的线9. Q：如何将走线的尖角过渡改成圆弧？A：可以直接画圆弧上去，记得勾上replace etch，原来的线就没了或使用slide 命令﹐然后在右边的tab option选项中的comers改成arc,再去移动线﹐就可以改成圆弧﹗10.Q： allegro中覆铜的基本步骤是怎样的？A：edit/shape进入shape编辑模式——edit/change net(pick)点上GND net——shape/parameters 设置相关参数（看help）——void/auto进行shape处理——shape/fill退出shape编辑模式。
Q: Allegra中颜色设置好以后，应该可以导出相关设置文件，下次碰到不同设置的板子，看着难受就可以直接读入自己的文件改变设置了A:16.2版本的可以这样做：file->export->parameters,选中颜色就行了，其它的参数一样可以保存。
Q:ALLEGRO 自动布线后,为直角.如何调整成45度角走线A: ROUTE --GLOSS---PARAMETERS---CONVERT CORNET TO ARC一、群组布线;群组布线包括总线布线和一次布多外Trance.1.一次布多个Trance .鼠标左键进行选择多外PIN,或VIA. 同时可以在布线过程中用右键切换到单线模式。
群组布线只能在一个层中，不允许打过孔。
也可以在群组布线过程中，右键，“CHANGE Control Trace”Cadence CIS即原理图中，放大缩小缩小的快捷键按住CTRL键+鼠标中间滚轮）5. ALLEGRO 出光绘文件前，最好加个PHOTO_OUTLINE,确认输出光绘文件的范围Class: manufacture — Subclass: photoplot outline6. 光绘设置详解/bbs/viewthread.php?tid=28&page=1ALLEGRO 标注 1. dimension linear : 对于比较规则，简单的板子，通常采用.2.dimension datum ：对于较复杂的板子可以采用。
先确定一个基准点，接下来对每个点所标注的数据都是相对基准点的坐标值。
Manufacture------dimension/draft -----dimension linear / dimension datum2.表层铺铜时，由于铺铜和PIN 的间距问题，在PIN 和PIN 之间经常产生一些尖角。
产生这种原因的解决办法：一。
一个一个修改Boundary二。
直接操作：在Add Shape 后，shape ---parameters 里，Create pin Voids 选中IN line3.倒角Manufacture------dimension/draft――Fillet 圆角Manufacture------dimension/draft――Chamfer 斜角以上操作只对LINE 画的外框有效，而对Shape 无效。
转 allegro遇到问题汇总1、更新封装封装修改后，在allegro下palce--update symbols。
在package symbol下选择要更新的封装。
注意勾选 update symbol padstacksIgnore FIXED property。
2、如何批量放置VIA？比方在TOP层铺了一片铜到地，然后想规则的放置一批VIA将表面铺铜区连接到地层，能不能自动完成啊？手动放很麻烦也不均与，影响美观CopyFind勾選ViaOption填寫數量，間距。
1. Allegro中我设置了highlight的颜色为白色，但选中后颜色是白蓝相间的，很不方便查看。
是什么地方需要设置，哪位大虾告诉哈我？答：setup/user preferences/display/display_nohilitefont这个选项打勾就行了。
2. 不小心按了Highlight Sov后部分线高亮成白色，怎样取消？答：这个是用来检查跨分割的，取消的办法是：如果是4层板的话，在电源层跟地层都铺上地网络，然后再按Highlight Sov刷新即可。
3. 如何更改Highlight高亮默认颜色？答：可以在Display->Color/Visibility->Display->Temporary Highlight里修改即可，临时修改颜色可以点Display->Assign Color来实现。
4. 如实现Highlight高亮部分网络，而背景变暗，就像Altium Designer那样？答：可以在Display->Color/Visibility->Display->Shadow Mode打开该模式，并且选中Dim active layer即可。
5. 快速切换层快捷键答：可以按数字区里的“-”或“+”来换层。
6. OrCAD跟Allegro交互时，出现WARNING [CAP0072] Could not find component to highlight错误等？答：OrCAD输出网表，Allegro导入网表，确保两者对的上号，然后在Orcad选中元件，再右键Editor Select，即可在Allegro中选中该元件；反过来，在Allegro中要先Highlight 某元件，在Orcad中变会选中该元件。
Allegro中问答一、Allegro中常见的文件格式:allegro/APD.jrl ：记录开启 Allegro/APD 期间每一个执行动作的 command 。
产生在每一次新开启 Allegro/APD 的现行工作目录下。
env ：存在 pcbenv 下,无扩展名,环境设定档。
allegro/APD.ini ：存在 pcbenv 下,记录 menu 的设定。
allegro/APD.geo ：存在 pcbenv 下,记录窗口的位置。
master.tag ：开启 Allegro/APD 期间产生的文字文件 ,记录最后一次存盘的 database 文件名称,下次开启 Allegro/APD 会将档案 load 进来.从 Allegro/APD.ini搜寻 directory = 即可知道 Master.tag 存在的位置 .lallegro.col ：存在 pcbenv 下,从设定颜色的调色盘 Read Local 所写出的档案.只会影响到调色盘的 24 色而不会影响 class/subclass 的设定。
.brd ： board file (Allegro)。
.mcm ： multi-chip module (APD) ,design file。
.log ：记录数据处理过程及结果..art ： artwork 檔..txt ：文字文件,如参数数据,device 文件 .. 等..tap ： NC drill 的文字文件..dat ：资料文件..scr ： script 或 macro 记录文件..pad ： padstack 檔..dra ： drawing 档, create symbol 前先建 drawing ,之后再 compiled 成 binary symbol 档..psm ： package symbol ,实体包装零件..osm ： format symbol , 制造,组装,logo图形的零件..ssm ： shape symbol , 自订 pad 的几何形状,应用在 Padstack Designer..bsm ： mechanical symbol , 没有电器特性的零件..fsm ： flash symbol , 负片导通孔的连接方式..mdd ： module ,模块,可在 Allegro 建立,包含已 placed , routed 的数据..sav ： corrupt database,当出现此种档案时,表示你的板子的数据结构已经破坏，情况不严重可以用DB Doctor修复Allegro 使用中的问答1、问：allegro里怎样把铺铜显示关掉，但是走线要显示？答：setup/User preferences/shape/勾选no_shape_fill2、问： ALLEGRO封装路径设置答：setup->user preference点击config_paths，在右面devpath,materialpath里要指到你的库的路径，在categories中点击design_paths，在右边的padpath和psmpath中也要指定你库路径。
3、问：ALLEGRO中如何设定零点坐标???答：打开setup-->drawing size设置move origin。
如果设计不过去，有可能你外面命令没DONE 掉。
也有可能你的工作区域太小。
应该把工作的区域设计得大一点。
这一点来说，设计原点显然没有POWERPCB方便.4、问：请教如何改变元件序号的宽度的大小答：SETUP/TEXT SIZE下就可改变5、问：从brd文件中提取了封装，可是打开一个封装不能确定封装中用的是哪个PAD文件，请大侠指点一答：下通过什么方式能否确定pad文件选择tools-Padstack-Modify Design Padstack然后选择你想要知道的pad，在name栏可以看到名字。
7、问：做封装时一般采用什么方法使PIN对齐,或作调整的!答：用坐标在命令行上输入：ix 6 表示向右移动6ix -8表示向左移动8iy 7 表示向上移动6iy -9 表示向下移动9ix 5 -4表示向右5，向下48、问：power pcb封装怎么转到allegro来呀答：把powerPCB中的器件都调出来，然后save一个PCB文件，然后用allgero导入PCB文件，打开后就有我们的器件了，然后save我们的器件封装，就有了库。
但是这样封装是不能用的，在PAD DESIGNER中建立一个PAD后，再更新现在的PAD就可以用拉。
9、问：如何在ALLEGRO里面将元件从顶部放到底部?edit中选mirror，左键点击需要放置的器件，就可以把元件从顶部放置到底部10、问： pads的PCB怎样导入ALLEGRO里呢？答：如果Allegro是15.1版本的,则需要将PADS的文件Exprot出PowerPCB5.0版本的*asc文档,将Allegro 安装路径下的pads_in.ini文件复制到*asc文档所在的文件夹里,打开Allegro,执行:File/Import/Pads...,出现对话框,PADS ASCII input file一栏选Exprot出的*asc文档,options file 一栏选文件夹里pads_in.ini文件,Run 即可。
新建一个BRD文件（空板文件），存放到某指定路径；并把库的路径也指定到这里；然后把要转的ASC文件也存放到这个路径下。
总之把要用的文件，要设的路径都存到、指定到一个地方，（INI文件不需要存这里）再转位号就不会变空了。
、11、问：在allegro中怎么把别人板子上的元件拷贝下来。
答：你可以把需要用得封装从pcb中给导出来：file－export－library。
记得导入后要刷新封装库；12、问：在Allegro15.2中用Sub-Drawing导出文件时(在Options勾选了三个选项,在Find里勾选了所有的Object),但是在用Import Sub-Drawing后贴进设计里面的PCB只有零件、文字等，没有了所有的NET，请问这是什么原因，要怎样才能把网络也带走？答：Sub-Drawing只是简单的拷贝和粘贴的作用，不涉及到网络的连接关系，所以即使你导出Sub-Drawing 的时候勾选了NET也没有用，如果你想拷贝走线，你要勾选的只是CLINE，VIA，就OK了。
13、问：我在做smt长方形pad的时候发现只有填写宽度，高度，那长度怎麽没有填写了，是不是这里的高度就代表了pad的长度了。
答：没错，因为PAD是二维的没有高度的概念。
长方形的PAD只有长X宽，就可以表示了。
14、问：我的板子上有200组差分线，每组间距要求大于40mil，如何有效更快的设置规则？答：您可以用allegro constraint manager的Group功能实现快速设置。
15、问：在allegro package 即是元件封装编辑里做修改元件封装上的PAD不能一次全部改，只能一次改一个。
在.brd里又可以改，是不是哪里没设好的问题呢？答：用Tools/padstack中去一次性或选择LIST去更改的。
16、问：怎样才能打开Allegro中的封装库?答：allegro的封装是由很多部份组成的,要打开FOOTPRINT请用allegro中的FILE/OPNE然后选取TYPE 为DRA即可17、问：在CCONSOLE WINDOW中输入X 100 100 总是提示下面的内容,应如何输入呢 ?Command > X 100 100E- Command not found: X 100 100答：应输入小写的X,然后回车,出现一个对话框,再输入,就可以了.18、问：现在Powerpcb转进Allegro的文件里，那怕用自己做好的有正常Flash焊盘的零件，在内层也只能显示一个十字，不能显示正常的花孔，但出Gerber后用CAM350看又是正常的热焊盘，请问是什么原因，在哪里可以设置或修改？答：PADS转到到allegro后要对PAD作些修改。
如SOLDMASK，PASTE MAST等等相对应的PADSTACK应该重新处理一次再update一次19、问：请问关于添加PCB layout type能否具体解释一下Layer Type：CrossoverBonding WireMicrowireMultiwireOptical Wave GuideThermal Glue Coating答：关于allegro这些设置请参考D:\Cadence\SPB_15.2\share\pcb\text\materials.dat档，用文本编辑器查看即可。
20、问：什么我在旧板上做了import netlist和update symbol后就会有零件的定位孔（机构孔）掉了，能有什么方法发现它吗？我的symbol和pad的库是新建的，可能有少pad.我想知道除了目测外，allegro 能提示吗，因为我原来旧板有这些孔的．答：allegro在做import netlist 或Update sym,bol后会有LOG文件供参考。
可以直接RUN完指令后在FILE/VIEW LOG看到，或直接打开相对应试的LOG文件。
21、问：我想请问一下光学定位孔的制作方式。
答：光学定位孔的制作很简单，和建立PAD及symbol相同，只是每家的大小要求不同，要注意光学孔上下层及周边不允许走线和Placement（可以Route keepout)和SOLDMAST要开就OK了。
Allegro 使用中的问题（Q：question A:answer）1、Q：请教一个奇怪的铺铜现象我用ADD_SHAP_SOLID FILL,设LIN WIDTH 为4,加上后用了EDIT SHAP,设网络名为GND,并使VOID AUTO.但是不能自动避开其它网络.[size][color][color=blue]A：请参考下面：不能小与0.0030.003 是指当执行Auto void 时小于这个值的shape 就自动删除，单位为：平方英寸这一点的设置在shape parameter 里2、 Q: 在ALLEGRO 中，找个器件好难啊，他只是点亮器件而光标不移动到器件那里。
请问各为大侠，有没办法可以象POWERPCB 那样，查找零件时光标跟着移动？A:确认将组件点亮后，将鼠标移动至右下角的小显示框中，单击左键，光标即可自动转到所点亮的组件处.3、 Q: 将logic_edit_enabled 打开后，只能删除单个的net, logic_edit_enabled 打开".是从何处打开???A: 在14.2 中的操作：Setup -> User Preferences Editor -> Misc -> logic_edit_enabled 然后可以在LOGIC/NET LOGIC 下删除NET。
