自动循环计数器(精)
- 格式:doc
- 大小:175.50 KB
- 文档页数:20
目 录 一、设计目的 …………………………………………………………… .. 二、内容及要求 ………………………………………………………… . 三、设计思想 …………………………………………………………… . 四、单元电路的设计、参数计算、器件选择及介绍 ………………… . (一 、 电源部分 ………………………………………………………………… . (二 、 单脉冲产生部分 ………………………………………………………… . (三 、译码驱动显示部分 ………………………………………………………… (四 、控制部分及循环加减计数部分 …………………………………………… 五、总体电路设计图、工作原理及元器件清单 ……………………… 六、 硬件电路安装、调试测试结果,出现的问题、原因及解决方法 七、 总结设计电路的特点和方案的优缺点 …………………………… 八、 收获、体会 ………………………………………………………… 九、参考文献 …………………………………………………………… .. 设计题目:自动循环计数器 一、设计目的: 1. 熟练掌握计数器的应用。 2. 加深对加减循环计数和显示电路的理解。 二、内容及要求: 1. 用集成计数器实行 3~9自动循环计数。 2. 电路能实现 3~9加法和 3~9减法循环计数。 3. 输出用数码显示。 根据功能要求构建总体设计思想,比较和选定设计的系统方案,确定整个电路的 组成以及各单元电路完成的功能,画出系统框图。
三、设计思想 : 根据功能要求构建总体设计思想,按照题目要求,系统可以划分为以下各单元部 分;基本思想如下:
1、电源部分,由它向整个系统提供 +5V电源。 2、单脉冲产生部分:功能是由它产生单个脉冲,为循环计数部分提供计数脉冲。
3、译码驱动显示部分:计数输出结果送至译码驱动显示部分。 4、控制部分:实现加或减循环计数功能由控制部分完成。 5、计数部分:完成 BCD 码 3~9的可逆加或减循环计数。 系统方框图如图 1所示。
图 1 3~9加 /减可逆自动循环计数器系统方框图 四、单元电路的设计、参数计算、器件选择及介绍: (一 、 电源部分 直流稳压电源主要由变压器、整流电路、滤波电路、稳压电路组成。 1、方案论证
方案一:采用稳压二极管稳压,主要优点是简单;缺点是稳压二极管的稳压值离 散性较大,限流电阻的阻值和功率计算比较繁琐。
方案二:采用三端集成稳压器,三端集成稳压器系列齐全,稳压效果好,性能可 靠,使用也非常方便。
确定方案:比较方案一和方案二,决定采用方案二。 2、元器件型号的选择及参数计算:
整个系统 IC 均由 74系列的相关芯片组成,故系统只需单一 +5V电源。 三端集成稳压器:选用 L7805CV ;变压器:经过全波整流后 7805的输入电压约 为 U 2×1.2;由于 7805的输入电压范围是 7V-15V ,采用 220V/9V(3W小型变压器, 则 7805的输入电压范围是 9×1.2≈ 11V ,满足 7805输入电压的要求。整流桥:选择 2W10/2A桥; C 1、 C 2、 C 3、 C 4为滤波电容, C 1、 C 2 采用电解电容, C 1= 1000μF/16V, C 2= 1000μF/10V, C 3、 C 4为高频滤波电容, C 3=0.33μF , C 4=0.1μF 。
3、电源部分原理图,见图 2。
图 2 电源部分原理图 (二 、 单脉冲产生部分 1、方案论证 产生单脉冲的方法有很多, 如用集成 555定时器、 TTL 集成单稳态触发器 74LS121。 74121、 74221、 74LS221都是不可重复触发的单稳态触发器。 属于可重复触发的触 发器有 74122、 74LS122、 74123、 74LS123等。 有些集成单稳态触发器上还设有复位端(例如 74221、 74122、 74123等 。通过复 位端加入低电平信号能立即终止暂稳态过程,使输出端返回低电平。
方案一:用集成 555定时器产生单脉冲,见图 3— (a。
O (a (b C (a (b
(c 图 3 单脉冲产生电路 方案二:用 TTL 集成单稳态触发器 74LS121, ,见图 3— (b。 方案三:用 74LS00四— 2输入与非门与手动开关,见图 3— (b
用 74LS00中的两个与非门构成基本 RS 触发器,手动开关反复波动一次,则触发 器输出端将产生一个计数脉冲。
确定方案:由于系统中其它部分用到一个与非门, 在 74LS00中还剩下 3个与非门 没有使用, 则刚好用其中的两个与非门构成基本 RS 触发器。 如果采用方案一或方案二, 还要另外增加器件。所以计数脉冲产生部分采用方案三。
2、元器件型号的选择及参数计算: 与非门 74LS00, R1=R2=1K,手动开关 S1选用微型按钮开关。 (三 、译码驱动显示部分 1、方案论证
方案一:采用 74LS47 TTL BCD— 7段高有效译码 /驱动器, 数码管需选用共阳极数
码管。 方案二:74LS48 TTL BCD— 7段译码器 /内部上拉输出驱动。采用 74LS48不需要 外接上拉电阻。 确定方案:故采用 74LS48。由于 74LS48输出是高有效,所以显示数码管选用 LTS547R 共阴极数码管。
2、元器件型号的选择及参数计算: 数码管 LTS547R ,译码 /驱动器 74LS48;限流电阻的计算,数码管压降一般为 1.8~2.2V,工作电流 10~20mA,经试验,静态显示时 10 mA亮度相当可观,所以限流 电阻 R1~R7=(5V-2V/10mA=300Ω, 功率为 0.012×300=0.03W,故电阻选用 R1~R7=300Ω(1/16W。
3、译码驱动、显示电路的设计 74LS48的引脚见图 4, 74LS48的功能表如表 1所示,其中, D C B A为 8421BCD 码输入端, a — g 为 7段译码输出端。
图 4 74LS48引脚图
9 H x 1 0 0 1 H 1 1 1 0 0 1 1 10 H x 1 0 1 0 H 0 0 0 1 1 0 1 11 H x 1 0 1 1 H 0 0 1 1 0 0 1 12 H x 1 1 0 0 H 0 1 0 0 0 1 1 13 H x 1 1 0 1 H 1 0 0 1 0 1 1 14 H x 1 1 1 0 H 0 0 0 1 1 1 1 15 H x 1 1 1 1 H 0 0 0 0 0 0 0 BI x x x x x x L 0 0 0 0 0 0 0 RBI H L 0 0 0 0 L 0 0 0 0 0 0 0 LT L x x x x x H 1 1 1 1 1 1 1 LT灯测试输入使能端。当LT=0时,译码器各段输出均为高电平,显示器各段亮,因此,LT=0可用来检查74LS48和显示器的好坏。
RBI动态灭零输入使能端。在LT=1的前提下,当/RBI=0且输入BDCA=000时,译码器各段输出全为低电平,显示器各段全灭,而当输人数据为非零数码时,译码器和显示器正常译码和显示。利用此功能可以实现对无意义位的零进行消隐。
BI静态灭零输入使能端。只要BI=0,不论输入BDCA为何种电平,译码器4段输出全为低电平,显示器灭灯(此时/BI/RBO为输入使能。
RBO动态灭零输出端。在不使用BI功能时,BI/RBO为输出使能。该端主要用于多个译码器级联时,实现对无意义的零进行消隐。实现整数位的零消隐是将高位的RBO 接到相邻低位的RBI,实现小数位的零消隐是将低位的RBO接到相邻高位的RBI。 数码管显示原理见图5。
图5 数码管显示原理 74L S 486217 354D C B A LT RBI BI/RBO 14159101112 1316 8 g f e d c b a V CC GND 109124675
g f e
d c b a dp R1~R7 300Ω3(8 +5V 4、译码驱动、显示电路原理图见图6 图6 译码驱动、显示原理图 (四、控制部分及循环加减计数部分 1、方案论证 方案一:74LS191 TTL 为4位二进制同步加/减计数器。 方案二:74LS190 TT L BCD 同步加/减计数器。 方案三:74LS192 TTL 可预置BCD 双时钟可逆计数器。 方 案四:74193 TTL 可预置四位二进制双时钟可逆计数器。 确定方案:经过比较,结合系统要求,决定采用方案二。 2、控制部分及循环加减计数部分的设计
集成十进制同步加/减计数器CT74LS190,逻辑功能示意图见图7。 图7 逻辑功能示意图见 (2190功能表见表2 表2 74LS190功能表
⑶ 主要逻辑功能。
74LS138 TTL 三——8线译码器 逻辑图见图8,外引线见图9,功能表见表3 图8 逻辑图图9 外引线图 表3 138功能表
控制部分及循环加减计数部分的电路原理图如图10所示。 74L S 190910115