北航数字电路课件第五章

第5章 脉冲产生与变换电路
5.2.2 555
为置0输入端，当
R
=1时，555
R
=0时，定时器的输出OUT为0；当
R
（1） 当高触发端TH＞2 VCC，且低触发端 ＞ 1 VCC
TR
3
3
时，比较器C1输出低电平；C1输出的低电平将RS触发器置为0状
态，即Q=0，使得定时器的输出OUT为0，同时放 电管V
第5章 脉冲产生与变换电路
图5.9 题5.8图
第5章 脉冲产生与变换电路
每一种知识都需要努力， 都需要付出，感谢支持！
第5章 脉冲产生与变换电路 知识就是力量，感谢支持！
第5章 脉冲产生与变换电路 一一一一谢谢大家！！
第5章 脉冲产生与变换电路
（2） 当低触发端 TR ＜
1 VCC，且高触发端TH＜ 3
2 VCC时，比较器C2输出低电平；C2输出的低电平将RS触发
3
器置为1状态，即Q=1，使得 1 VCC 3
的输出OUT和放电管V
＞
TR
2VCC时，定时器
3
根据以上分析，可以得出555定时器的功能表(见表
则可以构成一个单稳态触发器。具体电路及工作波形如图5.3
第5章 脉冲产生与变换电路
图5.3 555 （a） 电路图; （b） 工作波形图
第5章 脉冲产生与变换电路
555
当触发脉冲uI下降沿到来时，
TR＜
1VCC，而 3
TH=uC =0，从555定时器的功能表不难看出，输出端OUT为高电
平，电路进入暂稳态，此时放电管V截止。由于V截
（注：放电管导通时灯灭，因为输出状态是低电平；放 电管截止时灯也灭，因为是高阻状态，所以不能用电平显示

V5
C2
C1
V1
V2
V6
E2
R3
V3
V7 Y
V4
输入
中间 输出
级TTL”与非”门级的典型电级路
R1
精品课件
第五章 门电路及组合逻辑电路
TTL与非门逻辑功能分析
• 输入端至少有一个为低 电平
V1 管 、 V5 导 通 ， 这 时
Uc1 = UA + Ube1 = 1V， V2、V4截止， UY≈UCC
开关A
灯Y
1
0
逻辑函数式
YA
逻 辑 符 号
精品课件
非逻辑关系
1
A
Y
非门
第五章 门电路及组合逻辑电路
2、三极管“非”门电 路
非门电路：实现非逻辑关系的电路
（1）A为0时
Y为“1”
10 A
（2）A为1时
Y为“0”
+UCC +5V
RC
RB1
Y 10
V
RB2 -5V -UBB
三极管非门电路
非门的逻辑功能：“有0出1，有1出0”
辑
符
YA BAB 号
精品课件
功能表
AB
Y
断断 灭
断合 灭
合断
灭
合合 亮
A
&
Y
B
与门
第五章 门电路及组合逻辑电路
2、二极管“与”门电路
与门电路：实现与逻辑关系的电路
“0”表示低电位（<0。35V）； “1”表示高电位（>2。4V）。
（1）A、B均为0时
10 A
输出为“0” 10 B
（2）A为0，B为1时
§5-1 分立元件门电路

字 一、 时序逻辑电路的结构及特点
电
时序逻辑电路——任何一个时刻的输出状态不仅取决 于当时的输入信号，还与电路的原状态有关。
子 时序电路的特点：
技 （1）含有具有记忆元件（最常用的是触发器） （2）具有反馈通道。
术
中北大学电子信息工程系
第五章 时序逻辑电路
数
输入 X 1
字
信号 X i
次态方程：
电
Q0n1 D0 Q0n （CP由0→1时此式有效）
子
Q1n1 D1 Q1n
（3）作状态转换表。
（Q0由0→1时此式有效）
技
术
中北大学电子信息工程系
第五章 时序逻辑电路
（4）作状态转换图、时序图。
数
Q 1Q 0
CP
字
/1
/0
/0
Q0
00
11
10
01
Q1
电
/0
Z
子
（5）逻辑功能分析
J2=K2= Q0Q1
FF3： 当Q0Q1Q3=1时， 来一个CP，向相反的状态翻转一次。所
以选J3=K3= Q0Q1Q3
中北大学电子信息工程系
第五章 时序逻辑电路 （2）二进制同步减法计数器
数 分析4位二进制同步减法计数器的状态表，很容易看出，只要将各触发
器的驱动方程改为：
字
就构成了4位二进制同步减法计数器。
中北大学电子信息工程系
第五章 时序逻辑电路 （2）二进制异步减法计数器
数 用4个上升沿触发的D触发器组成的4位异步二进制减法计数器。
Q3
Q2
Q1
Q0
字
FF3
FF2
FF1

北京航空航天大学
二、积分环节 Integral links 1、伯德图
机电控制工程基础
K G (s) s
Fundamentals of Mechatronic Control Engineering
K G ( j ) j
K A( )
K ( ) 0 arctan j 0 2
幅值
机电控制工程基础
袁松梅教授 Tel：82339630
下半个圆对应于正频率部分，而上 半个圆对应于负频率部分。
Email：yuansm@
北京航空航天大学
四、振荡环节Oscillation link 2、伯德图 讨论 0
机电控制工程基础
1 时的情况。当K=1时，频率特性为：
K Kn G( s ) 2 2 2 T s 2Ts 1 s 2 n s n 2
G( s) K , G( j ) K
相频特性： ( )
1、伯德图
幅频特性：A( ) K ；
0
；
L( ) / dB
20log K 20log K 20log K
K 1
对数幅频特性：
K 1 lg
0 K 1
( )
180
0 L( ) 20 lg K 0 0
1.0 -45 100 -89.4
1 1 当 0时， (0) 0;当 时， ( ) ;当 时， () 。 T T 4 2
当时间常数T 变化时，对数幅频特性和对数相频特性的形状都不变，仅仅是根据转折 频率1/T 的大小整条曲线向左或向右平移即可。而当增益改变时，相频特性不变，幅 频特性上下平移。
K P ( ) 1 T 2 2 KT Q ( ) 1 T 2 2 Q ( ) T P( )

转换步骤：
（1）写出已有触发器和待求触发器的特性方程。 （2）变换待求触发器的特性方程，使之形式与已有 触发器的特性方程一致。 （3）比较已有和待求触发器的特性方程，根据两个 方程相等的原则求出转换逻辑。 （4）根据转换逻辑画出逻辑电路图。
JK触发器→RS触发器
变换RS触发器的特性方程，使之形式与JK触发器的特性 方程一致：
1 1
J=1 K=1时，
Q=0,G7 输出0，主触发器置1，CLK↓,Q*=1；
Q=1,G8 输出0，主触发器置0，CLK↓,Q*=0。
Q*=Q′
JK触发器的特性表
J 0 0 0 0 1 1 1 1 K 0 0 1 1 0 0 1 1 Q 0 1 0 1 0 1 0 1 Q* 0 1 0 0 1 1 1 0
特性 方程
Q * S R Q SR 0
CLK下降沿到来时有效
例5.4.1
Q * S R Q SR 0
2.主从JK触发器
Q S R Q
*
S JQ
R KQ
J Q ( KQ ) Q J Q K Q CLK 下降沿时有效
例5.5.1 已知D和CP的波 形，试画出Q的 波形。设触发器 初始状态为0。
课堂练习
题目:时钟CP及输入信号D 的波形如图所示,试画 出各触发器输出端Q的波形,设各输出端Q的
初始状态为0.
D CP
D
Q
Q1
D
D
Q
Q2
CP
D CP
D
Q
Q1
CP D
Q1
D CP
D
Q
Q2
CP D Q2
5.6 触发器的逻辑功能及其描述方法

〔2〕Costas 环
考斯特斯环〔又称同相-正交环〕原理图，如以下图所示。
它由两个互为正交的环路通路组成，利用相乘器的非线性变 换功能，环路设计成窄带，可以提取相干载波。
▪线性环 linear PLL〔LPLL〕：
▪线性环LPLL是由线性元件构成的；
▪鉴相器PD是四象限模拟相乘器；
▪环路滤波器可采用passive lead-lag filter〔Passive LL〕， active lead-lag filter〔Active LL〕或 active PI filter 〔Active PI〕；
▪振荡器可采用VCO 或 VCO followed by a divide-by-N counter〔VCO+scaler〕。
▪局部数字环 digital PLL〔DPLL〕： ▪局部数字环DPLL是线性元件和数字方块的混合系统； ▪仅鉴相器是利用数字方块，其余一样； ▪鉴相器PD是采用 the EXOR gate，the edge-triggered JK flipflop 或 phase-frequency detector〔PFD〕； ▪PFD 的性能最好。 ▪环路滤波器用Passive LL，Active LL或 Active PI； ▪振荡器用VCO 或VCO+scaler。
▪锁相环路可分为LPLL、 DPLL 和 ADPLL三类。
▪数字锁相环路有如下特点：
▪1、全部或局部采用数字电路。受干扰的影响比模拟电路小， 使工作的可靠性提高。
▪2、易于采用大规模集成电路。
▪3、在全数字锁相环路中，时钟源通常不直承受控，这将有利 于提高环路的性能。
▪4、应用全数字锁相环路，在一定范围内可以消除类似于模拟 锁相环路中压控振荡器控制特性的非线性、环路滤波器传输函 数的不稳定等的影响，从而改善锁相环路的性能。

将数字信号放大到合适的范围，以满足特定应用 的要求。
数据处理器
处理数字信号并执行各种算法和指令，用于数据 分析和计算。
存储器和寄存器
随机存储器 (RAM)
用于临时存储和读取数据。
只读存储器 (ROM)
用于存储固定数据和指令。
寄存器
用于存储和处理特定类型的数据。
时序电路和时钟
时序电路是一种根据时钟信号执行特定操作的电路。它们广泛应用于计时、 同步和数据传输等领域。
3
数字信号压缩
通过压缩技术降低数据存储和传输的成本。
安培定理
1 基本电路
2 欧姆定律
安培定理帮助我们分析复杂的电路系统。
描述电流、电压和电阻之间的关系。
3 基尔霍夫定律
用于处理多个分支和节点的电路。
波形发生器
ቤተ መጻሕፍቲ ባይዱ
正弦波
用于模拟自然界中的周期振动。
方波
用于数字电路中的时序控制和数 据传输。
三角波
常用于音频合成和测试设备。
A/D和D/A转换器
模数转换器
将模拟信号转换为数字信号，广泛应用于音频设备 和测量系统。
数模转换器
将数字信号转换为模拟信号，用于控制系统和通信 设备。
各种电路的数字信号处理
数字滤波器
通过去除噪声和不需要的信号成分，提高信号质 量。
数字调制器
将模拟信号转换为数字信号以实现数据传输和通 信。
数字放大器
[农学]数字电子技术基础 课件 第5章
数字电子技术基础课程的第5章将深入探讨数字电路、二进制数、逻辑门电路 和数字电路设计等主题，帮助您全面了解数字信号处理和各种数字电路的应 用。
数字信号处理
1
数字滤波器

53
第五章
D
D Q Q1
CP
CP D
Q1
数字电子技术基础阎石主编第五版
54
第五章
D
D Q Q2
CP
CP D Q2
数字电子技术基础阎石主编第五版
55
第五章
5.6 触发器的逻辑功能及其描述方法
一、触发器按逻辑功能的分类
按 逻
SR触发器
辑
功
JK触发器
能
可
D触发器
分
为
T和T'触发器
数字电子技术基础阎石主编第五版
21
第五章
例5.2.1
11
11
00 11
00 11
0
00
0
11
11
00
00
11 111 1
0
0
数字电子技术基础阎石主编第五版
22
第五章
二、电平触发的触发器 （同步触发器）
1.电平触发SR触发器
数字电子技术基础阎石主编第五版
23
第五章
同步SR触发器的特性表
特性方程：
Q* S RQ SR 0
特性 方程
Q* S RQ
SR 0
数字电子技术基础阎C石L主K编下第五降版 沿到来时有效
31
第五章
例5.4.1
Q* S RQ SR 0
数字电子技术基础阎石主编第五版
32
第五章
2.主从JK触发器
Q* S RQ
SJQ RKQ JQ (KQ)Q
JQ K Q 主从JK触发器没有数字约电子束技术。基础阎石主编第C五L版K下降沿时有效 33
步置位、复位端的数作字电用子技。术基础阎石主编第五版

34
5.2.4 常用线路码型
常用线路码型 (1)AMI码 (2)HDB3码 (3)CMI码
(4)Manchester码 (5)延迟调制码
35
极性交替转换码(AMI码)-1
编码规则：将二进制消息代码“1”（传号）交替地 变换为传输码的“十1”和“一1”，而“0”（空号） 保持不变； 消息序列： 1 0 0 1 1 0 0 0 0 0 0 0 1 1 0 0 1 1… AMI码： +1 0 0 -1 +1 0 0 0 0 0 0 0 -1 +1 0 0 -1 +1…
3
5.1 引言
数字通信系统中，信号的变化
4
a
脉 发 冲 b 送 c 信 形 滤 道 成 波 器 器
定时脉冲 噪声 n(t )
接 收 滤 波 器
e
抽 样 判 决 器
f
码 元 再 生
g
同步 提取
数字基带信号传输系统框图
5
各点波形
6
5.1.2 几个定义


信息量的单位:（比特，奈特，etc） 若离散信源是由两种符号组成的集合，并且满足 如下两个条件：

j 2 fmTs
m0 m0
Pa f m
2 a

2 a
m


e j 2 fmTs
m j 2 fmTs j 2 fmTs f T e T e T s m s m m s
Pa f m
m


Ra m e j 2 fmTs
an 的功率谱密度
29
符号之间不相关时 平稳随机序列的功率谱密度