第6章 时序逻辑电路4

逻辑功能示意图
12 0 13 00 Q 01 Q 0 Q Q
CTP CTT CP CR D 00 D 01 D 12 D 13 CO
74161
1 2 3 4 5 6 7 8
74161
LD
CR CP D0 D1 D2 D3 CTP 地
异步清零 同步置数
CR = 0
Q3 Q0 = 0000
CR=1，LD=0，CP Q3 Q0 = D3 D0
进制计数器的模为N=2n (其中n为触发器的个数)。
任意计数器是指N≠2n ，即非模2n计数器，如七
进制、十三进制、六十进制等等，设为M计数器。
16
§6.6.3 任意进制计数器的构成方法
二、构成任意进制计数器的方法： 1、同步计数器基本设计法 (用FF设计，繁琐)
2、修改法 (难度大)
3、用 N 进制计数器，构成 M 进制计数器
8
(一) 集成计数器74161 的功能及应用
1、74161的惯用逻辑符号及功能表
异步清零
74161的功能表
H
74161的惯用逻辑符号
同步置数
9
(二) 二－五－十进制异步计数器74290
1、惯用逻辑符号及功能表：
表5－6－4 74290的功能表
74290的惯用逻辑符号
10
(二) 二－五－十进制异步计数器74290
1、实现模46计数电路
串行进位
74290级联实现模46计数
14
(二) 二－五－十进制异步计数器74290
2、实现模1000计数电路
(百位)
74290模1000计数
15
§6.6.3 任意进制计数器的构成方法 一、概念理解：
计数器的模：在计数脉冲的驱动下，计数器中循 环的状态个数称为计数器的模。若用N表示，n位二
a、反馈复位法 (反馈归零);
b、反馈置数法;
c、组合法 (利用多片计数器);
( N 2 或N 10)
4
主要讲 授内容
17
§6.6.3 任意进制计数器的构成方法
1、反馈归零法：
利用计数器的清零端的清零作用，截取计 数过程中的某个中间状态控制清零端，使计 数器由此状态返回到零并重新开始计数。 2、反馈置数法： 利用置数功能，截取某中间状态反馈到置 数端。
§6.6.2 集成计数器及其应用 74LS161 74LS163； 74LS160； 74LS290；
5
常见集成计数器介绍
下表比较了几种常用的集成计数器的主要功能：
型号 主要功能
74161
“异步清零”，“同步置数”的同步模16 加法计数器(重点)
74163
74LS191
“同步清零”，其余同74161
SN1 S59 (00111011 ) 用 SN–1 产生同步置数信号：
1 CP
CO0 Q0 Q1 Q2 Q3 CTP CO 74161 CT 1 LD (0) TCP CR 1 D0 D 1 D2 D3
Q0 Q1 Q2 Q3
Q4 Q5 Q6 Q7
Q0 Q1 Q2 Q3 CTP CO CTT 74161 LD (1) CR CP D0 D1 D2 D3
t 1 0 1 0 0 0
1 00
0 Q1
0 Q2
t
t
0 10 1 10
0 Q1
0 Q2 0 Q3 0
t
t
0 Q3 0
t t
t t
t t
0 00 或： Y=Q2Q0
0
0
Y Y
0
Y=Q2 或：
进位端的输出波形同左。
22
0
例3 用74LS160构成六进制，置入1001。 状态转换表
Q3 0 0 0 0 0 0 0 0 1 1 Q2 0 0 0 0 1 1 1 1 0 0 Q1 0 0 1 1 0 0 1 1 0 0
&
1 1
28
一、利用同步清零或置数端获得 M 进制计数 74LS163: “同步清零”，其余同74LS161
[例] 用4位二进制计数器 74163 构成十二进制计数器。 解：1. S N 1 S11 = 1011 2. 归零表达式：
2、74290应用举例： 【例1】试用74290实现以下几种形式的计数器：
1、实现模2计数 2、实现模5计数
74290模2计数
74290模5计数
11
(二) 二－五－十进制异步计数器74290
3、实现8421模10计数 4、实现5421模10计数
ຫໍສະໝຸດ Baidu
74290-8421模10计数
74290-5421模10计数
3
上次课内容回顾
三、同步计数器——
优点：时钟CP同时触发计数器中的全部触发器，
所以工作速度快，工作效率高；
缺点：电路结构相对复杂。
同步二进制加法计数器；74LS161 同步二进制减法计数器； 同步二进制可逆计数器；74LS191 同步十进制加法计数器； 74LS160
4
§6.6 几种常用的时序逻辑电路
例2 试用两片74LS161构成同步256进制计数器。
进位输出
Q0 Q1 Q2 Q3
Q4 Q5 Q6 Q7
Q Q Q Q3 CTP 0 1 2 CO CTT 74161(1)LD CP CR D0 D1 D2 D3
1 CP
Q0 Q1 Q2 Q3 CO0 CTP CO CTT 74161(0)LD 1 CP CR 1 D0 D1 D2 D3
连线图
Q0 1 进位输出 0 1 Y 0 C Q3 Q2 Q1 Q0 CP 1 LD 74LS160 EP 0 RD D3 D2 D1 D0 ET 1 跳 0 过 1 0 0 1 1 LD=0 状 0 态 置入 /0 /0 1 0001 0000 0010 Y=C=1 /0 /0 /0 状态转换图 1001 0100 0011 (Q3Q2Q1Q0 / Y) （检查自启动情况略）
20
2、置数法： 利用第M个状态译码，使 LD=0，等下一个CP 脉冲过后，电路回到第一个循环状态。第M个状态为稳态。 例2： 用74LS160构成六进制计数器，置入0000 连线图 。 状态转换表 & & Y CP 0 1 2 3 4 5 6 0110 Q3 Q2 0 0 0 0 0 0 0 0 0 1 0 1 0 0 Q1 Q0 0 0 0 1 1 0 1 1 0 0 0 1 0 0 Y 0 0 0 0 0 1 1 C Q3 Q2 Q1 Q0 CP RD 74LS160 EP LD D3 D2 D1 D0 ET 1110
1
0 0 1
0 0
Q0 Q1
1
0 0 1
0 0 0 0
低 位
Q2
Q3 C1
0
0
低 位
Q2
Q3 C1
高位 Q0 …
1
1
高位 Q0 …
0
1
第9个CP过后，电路输出 （1,1001），出错。
若用非门连接，则正常输出。
27
2) 用归零法或置数法获得大容量的 M 进制计数器
[例] 试用 74161 接成六十进制计数器。 S S ( 00 111100 ) 用 S 产生异步清零信号： N 60 N 先用两片74161构成 256 进制计数器
74LS290
二－五－十进制异步计数器
6
(一) 集成计数器74161 的功能及应用
集成芯片74161是同步的可预置4位二进制加法计数 器。下图分别是它的逻辑电路图和引脚图。
7
(一) 集成计数器74161 的功能及应用
引脚排列图
VCC CO Q0 Q1 Q2 Q3 CTT LD
16 15 14 13 12 11 10 9
1
上次课内容回顾
一、异步时序逻辑电路的设计
步骤参考同步时序逻辑电路，关键是每个触发器时钟的 选择(需时序图)，次态方程的化简要比同步时序逻辑电路 复杂。注意无关项的运用。
计数器中能计到的最大数称为计数长度或计数 容量， n位二进制计数器的计数容量为2n-1，而称 计数器的状态总数N=2n 为计数器的模。
1 1111
LD=0
1001
0111 1011
1000 1010
0000 /0 0001 /0 0010 /0 /1 0101 /0 0100 /0 0011 1100 1101
21
状态转换图 (Q3Q2Q1Q0 / Y)
例1的时序图：
CP
0 Q0 1 2 3 4 5 6
例2的时序图：
CP t
0 Q0 1 2 3 4 5 6
CP
1
2、连接方式与特点 1）异步CP方式。低位的进位信号是高位的时钟。 2）两片的EP、ET恒为1，都处于计数状态。 3、进制 M 高位、低位各自能输出10个稳定状态：M = 10×10 = 100 高位的C 端是此计数器的进位输出端，进位信号为Y=1。
26
上例 两片之间用非门连接的原理
74LS160是CP↑作用的计数器，若片间连接不用非门，则： 9 10 9 10 CP … CP … Q0 Q1
第六章 时序逻辑电路
Chapter 6 Sequential Logic Circuit
第一节 第二节 第三节 第四节 第五节 第六节 第七节
概述 时序逻辑电路的三种基本描述方法 同步时序逻辑电路分析 异步时序逻辑电路分析 时序逻辑电路的设计方法及设计实例 几种常见的时序逻辑电路 时序逻辑电路的竞争－冒险现象
Y
1 1
16 16 = 256
25
试用两片74LS160构成异步百进制计数器。
1、连接线路 Y 为何用非门？
1
C Q3 Q2 Q1 Q0 CP 74LS160 EP LD （2 ） RD D3 D2 D1 D0 ET
C Q3 Q2 Q1 Q0 CP 74LS160 EP LD （1 ） RD D3 D2 D1 D0 ET
进位输出
& Y
C Q3 Q2 Q1 Q0 CP RD 74LS160 EP LD D3 D2 D1 D0 ET
1 1111
RD=0
1001 0110
1110
状态转换图 （Q3Q2Q1Q0 / Y）
0000 /0 0001 /0 0010 /0 /1 0101 /0 0100 /0 0011
1100 1101 进位输出必须用稳态译码，要有至少一个CP周期的宽度
可“异步置数”的单时钟同步16进制加/减计数器
74LS193
可“异步清零”，“异步置数”的双时钟同步16进 制加/减计数器
74160
74190 74192 54/74LS196
同步模10计数器，其余同74161(重点)
同步10进制计数器，其余同74191 模10可逆计数器，其余同74193 可“异步清零”，“同步置数”的二－五－十进制 同步计数器
12
(二) 二－五－十进制异步计数器74290
5、实现任意进制计数 借助RO(1)和RO(2)的“异步清0”功能或S9(1)和S9(2)的“异 步置9”功能，可实现任意进制计数。 例：试用74290实现模7计数。
74290模7计数
13
(二) 二－五－十进制异步计数器74290
【例2】试用几片74290级联以扩大计数器的规模：
19
例1：试用74LS160构成六进制计数器，用清零法。
状态转换表 CP Q3 Q2 Q1 Q0 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 0 0 0 0
0111 1010 1000 1011 连线图 Y 0 0 0 0 0 1 &
18
(一) M<N 的情况
1、复位法（即清零法）
一片就够用
利用第M+1个状态译码，使 RD=0 ，
不等下一个CP脉冲到来，电路立即回到0…0状态。 电路输出 M个稳定状态， 第M+1个状态为暂态，不等稳定，就已消失。
2、置位法（即置数法） ：
利用第M个状态译码，使 LD=0，等下一个CP脉冲过 后，电路回到第一个循环状态。第M个状态为稳态。
1
23
(二) M >N 的情况 (用多片N进制计数器组合构成)
例1 试用两片74LS160构成同步百进制计数器。
1、连接线路 Y
C Q3 Q2 Q1 Q0 EP （2） ET LD 74LS160 RD D3 D2 D1 D0 CP
C Q3 Q2 Q1 Q0 EP （1 ） ET LD 74LS160 RD D3 D2 D1 D0 CP
2
上次课内容回顾
二、异步计数器
1、T’触发器构成的异步加法计数器;
2、T’触发器构成的异步减法计数器;
3、异步十进制计数器;
优点：结构简单，用T' 触发器构成二进制计数 器可不附加任何其它电路； 缺点：进（借）位信号逐级传递，计数器速度 受到限制，频率不能太高；在电路状态译码时也 存在竞争－冒险现象。
1
CP
2、连接方式与特点 1）同步CP方式。 2）用低位的进位信号控制高位的功能转换端 EP, ET
高位仅在 EP=ET=C1=1 的时间内计数。 3、进制 M 高位、低位各自能输出10个稳定状态：M = 10×10 = 100 高位的C 端是此计数器的进位输出端，进位信号为Y=1。
24
(二) M >N 的情况 (用多片N进制计数器组合构成)