CPT原子钟微波信号的设计和分析

２０１０年４月　第３０卷第２期　宇航计测技术　Ｊｏｕｍａｌ　ｏｆ　Ａｓｔｒｏｎａｕｔｉｃ　Ｍｅｔｒｏｌｏｇｙ　ａｎｄ　Ｍｅａｓｕｒｅｍｅｎｔ　Ａｐｒ．，２０１０　Ｖ０１．３０．Ｎｏ．２　

文章编号：１０００—７２０２（２０１０）０２—００６Ｏ一０４　中图分类号：ＴＰ９３５．１１５　

ＣＰＴ原子钟微波信号的设计和分析　

陈杰华　杜润昌　王远超　刘朝阳　顾思洪　

（中国科学院武汉物理与数学研究所，武汉４３００７１）　文献标识码：Ａ　

摘　要　根据被动型相干布居囚禁原子钟对微波信号的要求，利用小数分频锁相环技术实现了微波频率综　

合，并通过优化环路带宽得到最佳的输出相噪。测试结果表明：３　４１７　ＭＨｚ微波输出在１００　Ｈｚ处的相位噪声达到　

一８０　ｄＢｃ；中心频率±５０　ｋＨｚ范围内的杂散抑制达到５４　ｄＢ，都接近于理论值。将产生的微波用于所研制的ＣＰＴ原　

子钟，获得频率稳定度达到１　０００　Ｓ内６×１０　ｆ一１／２，为目前国外商品钟水平。　

关键词　原子钟微波小数分频锁相环相位噪声　

Ｔｈｅ　Ｄｅｓｉｇｎ　ａｎｄ　Ａｎａｌｙｓｉｓ　ｏｆ　Ｍｉｃｒｏｗａｖｅ　Ｓｉｇｎａｌｓ　

ｆ０ｒ　ＣＰＴ　Ａｔｏｍｉｃ　Ｃｌｏｃｋ　

ＣＨＥＮ　Ｊｉｅ・ｈｕａ　ＤＵ　Ｒｕｎ—ｃｈａｎｇ　ＷＡＮＧ　Ｙｕａｎ—ｃｈａｏ　ＬＩＵ　Ｃｈａｏ—ｙａｎｇ　ＧＵ　Ｓｉ—ｈｏｎｇ　

（Ｗｕｈａｎ　Ｉｎｓｔｉｔｕｔｅ　ｏｆ　Ｐｈｙｓｉｃｓ　ａｎｄ　Ｍａｔｈｅｍａｔｉｃｓ，Ｃｈｉｎｅｓｅ　Ａｃａｄｅｍｙ　ｏｆ　Ｓｃｉｅｎｃｅｓ，Ｗｕｈａｎ　４３００７１）　

Ａｂｓｔｒａｃｔ　Ｉｎ　ａｃｃｏｒｄａｎｃｅ　ｗｉｔｈ　ｔｈｅ　ｒｅｑｕｉｒｅｍｅｎｔ　ｔｏ　ｍｉｃｒｏｗａｖｅ　ｓｉｇｎａｌ　ｂｙ　ｔｈｅ　ｐａｓｓｉｖｅ　Ｃｏｈｅｒｅｎｔ　Ｐｏｐｕｌａ—　

ｔｉｏｎ　Ｔｒａｐｐｉｎｇ（ＣＰＴ）ａｔｏｍｉｃ　ｃｌｏｃｋ，ｍｉｃｒｏｗａｖｅ　ｆｒｅｑｕｅｎｃｙ　ｓｙｎｔｈｅｓｉｓ　ｉｓ　ｒｅａｌｉｚｅｄ　ｔｈｒｏｕｇｈ　ｆｒａｃｔｉｏｎａｌ－Ｎ　ＰＬＬ　

ｔｅｃｈｎｏｌｏｇｙ，ａｎｄ　ｂｅｓｔ　ｐｈａｓｅ　ｎｏｉｓｅ　ｏｆ　ｔｈｅ　ｍｉｃｒｏｗａｖｅ　ｉｓ　ｏｂｔａｉｎｅｄ　ｂｙ　ｏｐｔｉｍｉｚｉｎｇ　ｔｈｅ　ｌｏｏｐ　ｗｉｄｔｈ．Ｍｅａｓｕｒｅｍｅｎｔ　

ｒｅｓｕｌｔｓ　ｓｈｏｗ　ｔｈａｔ　ｔｈｅ　ａｃｈｉｅｖｅｄ　ｐｈａｓｅ　ｎｏｉｓｅ　ｏｆ　ｔｈｅ　３　４１７　ＭＨｚ　ｍｉｃｒｏｗａｖｅ　ｉｓ——８０　ｄＢｃ　ａｔ　１００　Ｈｚ　ａｎｄ　ｔｈｅ　

ｓｐｕｒ　ｓｕｐｐｒｅｓｓｉｏｎ　ｉｓ　５４　ｄＢ　ｉｎ±５０　ｋＨｚ　ｓｃｏｐｅ，ｂｏｔｈ　ａｒｅ　ｃｌｏｓｅ　ｔｏ　ｔｈｅ　ｔｈｅｏｒｅｔｉｃａｌ　ｖａｌｕｅｓ．Ｔｈｅ　ｒｅａｌｉｚｅｄ　ｍｉｃｒｏ．　

ｗａｖｅ　ｉｓ　ａｐｐｌｉｅｄ　ｔｏ　ｏｕｒ　ｄｅｖｅｌｏｐｅｄ　ＣＰＴ　ａｔｏｍｉｃ　ｃｌｏｃｋ．ａｎｄ　ｔｈｅ　ｓｈｏｒｔ　ｔｅｒｍ￣ｅｑｕｅｎｅｙ　ｓｔａｂｉｌｉｔｙ　６×１０一”ｆ一１／　

（１　Ｓ～１　０００　Ｓ），ｗｈｉｃｈ　ｉｓ　ｔｈｅ　ｂｅｓｔ　ｆｒｅｑｕｅｎｃｙ　ｓｔａｂｉｌｉｔｙ　ｏｆ　ｐｒｅｓｅｎｔ　ｃｏｍｍｅｒｃｉａｌ　ＣＰＴ　ａｔｏｍｉｃ　ｃｌｏｃｋ．ｉｓ　ｏｂｔａｉｎｅｄ．　

Ｋｅｙ　ｗｏｒｄｓ　Ａｔｏｍｉｃ　ｃｌｏｃｋ　Ｍｉｃｒｏｗａｖｅ　Ｆｒａｃｔｉｏｎａ１．．Ｎ　Ｐｈａｓｅ．．１ｏｃｋｅｄ　ｌｏｏｐ　Ｐｈａｓｅ　ｎｏｉｓｅ　

１　引　言　

相干布居囚禁（Ｃｏｈｅｒｅｎｔ　Ｐｏｐｕｌａｔｉｏｎ　Ｔｒａｐｐｉｎｇ，　

ＣＰＴ）是原子与相干光相互作用所产生的一种量子　

干涉现象　“　。利用ＣＰＴ干涉实现的被动型ＣＰＴ　

原子钟（简称ＣＰＴ原子钟）作为一种新型原子钟，由　

于其功耗低、体积小和启动快的优点而得到快速发　

展。ＣＰＴ原子钟的频率锁定过程要求微波信号以　３　４１７．３４３　７５ＭＨｚ为中心频率，在±１　ｋＨｚ范围内小　

步长进行扫描而获得一个ＣＰＴ峰信号，通过控制电　

路将微波频率锁定于ＣＰＴ峰的最大值处，从而实现　

原子钟的闭环锁定。　

Ｉｎｔｅｇｅｒ—Ｎ　ＰＬＬ（整数分频锁相环）具有杂散好的　

优点，但不能实现小步长的扫描，Ｆｒａｃｔｉｏｎａ１　Ｎ　ＰＬＬ　

（小数分频锁相环）能实现小步长扫描，所以我们为　

ＣＰＴ原子钟研制了利用Ｆｒａｃｔｉｏｎａ１．Ｎ　ＰＬＬ实现小步　

收稿日期：２００９—０４—３０；修回日期：２００９—０６—１６　基金项目：国家自然科学基金（Ｎｏ．１０５７４１４１）和武汉光电国家实验室创新基金（Ｎｏ．ｚｏ８ｏｏｏ５）资助项目。　

作者简介：陈杰华（１９８０一），男，博士研究生，主要研究方向：Ｃｌ

￣Ｔ原子钟技术。　第２期　ＣＰＴ原子钟微波信号的设计和分析　・６１・　

长扫描的微波电路。　

２　Ｆｒａｃｔｉｏｎａｌ－Ｎ　ＰＬＬ的组成和分析　

图１为ＰＬＬ（锁相环）的结构示意图。它由　

ｖｃｏ（压控振荡器）、ｌｏｏｐ　ｆｉｌｔｅｒ（环路滤波器）和鉴相　

器三部分组成Ｉ５ｊ。其中鉴相器是由Ｒ分频器、ＰＤ　

（相位比较器）、Ｎ分频器和ＣＰ（电荷泵）电流四部　

分组成；环路滤波器是一个低通滤波器，环路带宽主　

要由它决定。ＰＬＬ的工作原理是：ＶＣＯ的输出频率　

经过Ｎ分频和外参考经过Ｒ分频后分别送给ＰＤ，　

产生相位差，此相位差经过ＣＰ转换为充、放电流，　

此电流经过环路滤波器产生控制ＶＣＯ的电压，从而　

使ＶＣＯ锁定。　

．｛箍　｝　

鉴相器｝｛Ｎ分频器卜一　

图１　ＰＬＬ的组成示意图　

对于ＣＰＴ原子钟的微波信号来说，我们最关心　

的就是低杂散和低相噪（ＰＮ），以降低对频率稳定度　

的影响　。在Ｆｒａｃｔｉｏｎａｌ—Ｎ　ＰＬＬ中，根据引入杂散　

干扰的位置不同，可以将杂散分为三类：第一类是参　

考源的杂散；第二类是由鉴相器引入的纹波、组合频　

率干扰以及非线性失真等杂散；第ｊ类是作用于　

ＶＣＯ的输入端的干扰，例如５０　Ｈｚ等。对于第一、二　

类杂散干扰，环路滤波器起低通作用；而对于第三类　

杂散干扰具有带通性质　。所以对于第一、二类杂　

散来说，环路带宽是越小越好；而对于第　类杂散来　

说环路带宽应该是比较大的好，因此存在一个最佳　

的环路带宽使得系统杂散最小。　

以Ｆｒａｃｔｉｏｎａｌ—Ｎ　ＰＬＬ原理合成的连续波频谱的　

ＰＮ的典型模型可分为四段　：第一段主要跟ＯＣＸＯ　

（恒温晶振）的近端ＰＮ相关；第二段主要由鉴相器　

的ＰＮ决定；第三段是跟设置的环路带宽有关；而第　

四段则主要是由ＶＣＯ的远端ＰＮ决定，见图２。在　

第一、二段中，输出信号ＰＮ分别与参考源的ＰＮ和　

鉴相器的ＰＮ相比会恶化２０　（Ｎ为ＶＣＯ的输　

出频率和参考输入频率的比值）。对环路总的输出　

相噪有贡献的是参考源的噪声Ｓ唧、反馈分频器的　

噪声Ｓ　、相位探测器的噪声Ｓｃｐ和ＶＣＯ的相噪Ｓ　ｃ０　

这四个方面　ｊ，见图３。Ｓ御是低通型噪声和高通型　噪声的叠加的结果　：为了有效地滤除低通型噪　

声，环路带宽是越窄越好；反之，而为了滤除高通型　

噪声，环路带宽是越宽越好。显然，从要求输出最低　

相噪的角度出发，存在着最佳环路带宽。　

噪声／ｄＢｃ　

源　噪　宙　图２连续波的相噪模型图　

电压控制振荡器．　

卜　

Ｎ分频　

图３小数分频锁相环噪声模型图　‘　．　

环路滤波器可以分为ａｃｔｉｖｅ，ｐａｓｓｉｖｅ，ｄｕａ１．ｐａｔｈ　

和ｓａｍｐｌｅ．ｒｅｓｅｔ等多种形式¨　。相比于其它类型的　

环路滤波器，ｐａｓｓｉｖｅ环路滤波器具有体积小、功耗　

小和噪声低的优点，故在实际电路中我们采用了　

ｐａｓｓｉｖｅ环路滤波器。从上面的分析我们可以知道：　

因为杂散和ＰＮ的机理不同，要选择一个环路带宽　

使得杂散和ＰＮ同时最优是比较困难的。但对于　

ＣｔｒＦ原子钟来说，微波信号的ＰＮ比杂散对频率稳　

定度的影响更大，因此我们选择的环路带宽是以得　

到最佳ＰＮ为准。　

３环路带宽的确定　

对于数字Ｆｒａｃｔｉｏｎａｌ—Ｎ　ＰＬＬ来说，因为环路是一　

个数字采样系统，为避免离散鉴相器引入的相位延　

迟严重恶化环路的相位富裕，所以环路带宽一般是　

鉴相频率的十分之一，最多不超过十分之二，否则容　

易导致环路不稳定ｕ　，但在实际应用中，环路带　

宽应该根据实际应用情况的需要来确定。在我们研　

制的ＣＰＴ原子钟微波电路中：ＶＣＯ是ＺＣＯＭＭ的　

Ｖ８４４ＭＥ０７；鉴相器是ｄｅｌｔａ—ｓｉｇｍａ结构的ＬＭＸ２４８７。

　・６２・　宇航计测技术　２０１０正　

根据实际应用的需要，我们选择了鉴相频率为２．５　

ＭＨｚ；因为对于ｄｅｌｔａ—ｓｉｇｍａ器件来说，四阶环路滤波　

器是最好的¨引，所以在实际中我们应用了四阶环路　

滤波器，其基本结构图４所示。在一定的环路带宽　

和ｐｈａｓｅ　ｍａｒｇｉｎ（相位富裕）下，可以利用公式¨　计　

算四阶环路滤波器的电阻和电容值。　

图４四阶环路滤波器图　

我们通过改变环路带宽，测试在不同环路带宽　

下的时候输出频率在１　Ｈｚ和１００　Ｈｚ处的相位噪　

声。测试结构示意图如图１，测试结果如图５所示。　

我们测试了在环路带宽分别在５　ｋＨｚ，１５　ｋＨｚ，２５　

ｋＨｚ，５０　ｋＨｚ、１２５　ｋＨｚ和２５０　ｋＨｚ的情况下，输出　

３　４１７　ＭＨｚ在１　Ｈｚ和１００　Ｈｚ处的相位噪声，曲线①　

表示的是在１　Ｈｚ处的相位噪声；曲线②表示的是在　

１００　Ｈｚ处的相噪。根据图５的拟合结果，我们发现　

环路带宽在１５　ｋＨｚ的时候有最佳的相噪，而此时测　

得系统的ｐｈａｓｅ　ｍａｒｇｉｎ为一４９　ｄＢｃ。　图５相噪和环路带宽的关系图　

４测试结果和分析　

我们在环路带宽为１５　ｋＨｚ的时候测试ＰＮ图６　

所示。在环路系统中，因为要把１０　ＭＨｚ的参考频　

率倍频到３　４１７　ＭＨｚ，所以，ＰＮ在相噪模型的第一、　

二段内要恶化５０　ｄＢｃ（２０Ｌｏｇ３４１）。参考源在１　Ｈｚ　

处的ＰＮ为一９３．６　ｄＢｃ，１０　Ｈｚ处为一１２４．２　ｄＢｃ，１００　

Ｈｚ处为一１４５　ｄＢｃ，而我们测试３　４１７　ＭＨｚ在１　Ｈｚ　

处的ＰＮ为一４０　ｄＢｃ，１０　Ｈｚ处为一７０　ｄＢｃ，这就是参　

考源相噪恶化５０　ｄＢｃ后的结果。在１００　Ｈｚ～１０　

ｋＨｚ的范围内，ＰＮ基本上保持不变，为一８０　ｄＢｃ，这　

个值也就是鉴相器的相噪恶化５０　ｄＢｃ后的值。因　

此，在第一、二段内满足相噪模型。图６中那些比较　

大的毛刺是由于５Ｏ　Ｈｚ干扰引起的。　

～　，　＿　

ＩＩ＿　１　—Ｔ　１．．　

－　－Ｌ　Ｌ

．　

ｆ｜Ｈｚ　

图６最佳ＰＮ测试结果（测试仪器ＰＮ９０００）　

在此环路带宽下，我们测试了中心频率±５０　

ｋＨｚ范围内的杂散谱，在距离中心频率±９．６　ｋＨｚ处　

分别出现最大杂散，杂散谱的抑制达到５４　ｄＢ，而　１００　ｋ　１　Ｍ　

ＬＭＸ２４８７给出的最大杂散抑制为５７　ｄＢ，和理论值　

接近。其测试结果如图７所示。　如如ｍ　０邶　霉：　

娜枷ｍ瑚踟