鉴频鉴相器的指标对锁相环(PLL)死区及抖动性能的影

一种用于高速锁相环的零死区鉴频鉴相器屈 强 曾烈光（清华大学电子工程系 微波与数字通信国家重点试验室 北京 100084）摘要：本文探讨鉴频鉴相器（PFD ）设计中死区的产生原因和消除方法。

设计了一种用于高速锁相环的零死区PFD 。

这种PFD 采用无反馈回路结构，在保证死区为零的前提下，兼顾功耗和速度性能。

尤其适用于基于锁相环的高速时钟和数据恢复电路（CDR ）、高速频率合成器等对速度和抖动性能有很高要求的电路。

关键词：锁相环 鉴频鉴相器 死区 抖动中图分类号：TN7 文献标识码：AA Phase Frequency Detector without Dead Zone for HighSpeed PLLQu Qiang Zeng Lie-guang(Tsinghua University, Beijing 100084)Abstract: We discuss the reasons producing dead zone in PFD-design. And propose a new phase frequency detector with zero dead zone. The PFD bases on the structure without feedback access and has no dead zone 。

The PFD is designed by giving attention to either power dissipation or speed performance. The PFD is adapted to the circuits having strict demand in jitter performance, such as high speed clock and data recovery, frequency synthesizer and so on.Key words ：phase locked loop PFD dead zone jitter1 引言锁相环（PLL ）广泛应用于通信系统、微处理器、自动控制的时钟数据恢复、频率合成、时钟同步等场合。

中南大学Central South University 通信电子线路课程设计报告题目：锁相环鉴频班级：通信0905学号：0909093412姓名：卢凯指导老师：彭春华目录一、需求分析-------------------------------------------------2二、电路设计与原理分析--------------------------------- 21、锁相环----------------------------------------------------22、混频电路-------------------------------------------------33、鉴频电路-------------------------------------------------44、滤波电路-------------------------------------------------5三、结果与分析----------------------------------------------6四、参考文献-------------------------------------------------11五、附录（电路图）----------------------------------------13一、需求分析FM 解调器设计设计要求：用锁相环芯片设计一个FM 解调电路，输入FM 信号为中心频率为10.7MHz 、调制信号为1KHz 、中频频率为455 KHz 。

对于传统的调频信号，高频有利于进行无线发射，但在实际电路中对与高频小信号的处理比较复杂，因此一般首先转换为中频，然后利用中频放大器进行信号放大并做进一步处理，实际中一般采用460KHZ 作用的中频频率，在该设计中要求使用455KHZ ，因此可知，电路中将有频谱线性搬移模块（混频）、鉴频模块、一级滤波模块。

PLL,VCO技术经验总结锁相环通常由鉴相器（PD,Phase Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Controlled Oscillator）三部分组成。

目前常用锁相环有整数分频和小数分频两种。

衡量锁相环性能的主要指标包括输出频率、跳频范围、跳频步进、锁定时间、相位噪声、杂散、频率稳定度和频率准确度等。

在设计PLL时，需要考虑方面很多，下面总结一些PLL设计的实际工程经验，方便PLL设计者参考。

（1）输出频率和跳频范围主要决定于VCO和鉴相器。

（2）环路外相位噪声主要决定于VCO。

（3）PLL的环路内相噪声可以根据以下公式估算：参考相噪+20lgN（N为倍频次数）。

（4）PLL的鉴相泄露杂散主要靠环路滤波器来抑制（5）PLL的电源要处理的很赶紧，否则会引起电源调制杂散，而落在环路内的电源调六、制杂散很难滤除（6）PLL的参考、鉴相、环路、VCO各模块之间要有良好的屏蔽和隔离，以防止电磁串扰和辐射产生的杂散（7）PLL环路在振动和高低温下容易产生杂散，这主要是由于参考晶体振荡下产生的相位抖动产生的杂散和温度变化导致的参考晶体以及环路带宽等的变化。

对于振荡杂散和高低温杂散我们要对参考晶体做减振处理以及PLL环路中选择温度特性高的元件。

（8）PLL的输出频率稳定度等于参考的频率稳定度（9）PLL的输出频率准确度等于N*参考频率准确度（N为倍频次数）（10）对于整数分频：跳频步进=鉴相频率=1/20到1/10的环路带宽，而环路带宽大则锁定时间小，环路带宽小则锁定时间大。

（11）对于小数分频：跳频步进≤鉴相频率=1/20到1/10的环路带宽，而环路带宽大则锁定时间小，环路带宽小则锁定时间大。

（12）根据经验环路滤波器相位裕量在时，锁定时间和过冲都可以设计的最小。

小于的相裕会产生过度的过冲和振铃，而大于则会导致一个过阻尼的环路，环路就会慢慢爬行到锁定。

摘要：简单介绍了锁相环电路的基本概念及原理，以通用型集成锁相环4046为例主要介绍了锁相环的电路组成、器件参数及工作原理，并对COMS集成锁相环CC4046的应用做了简单研究。

关键词：锁相环鉴相器压控振荡器1 引言锁相环作为一种重要的功能电路在通信、导航、控制、仪器仪表等领域得到了广泛的应用。

20世纪70年代以后随着集成电路技术的飞速发展，出现了多种型号的集成锁相环产品，其中模拟式集成锁相环以NE/SE 560系列最为常用，COMS集成锁相环CD/CC4046最具代表性。

两者基本原理相同，区别在于前者的鉴相器由模拟电路组成，而后者由逻辑电路组成。

2 锁相环的基本概念所谓锁相，就是相位同步的自动控制。

完成两个信号间相位同步的自动控制系统的环路叫做锁相环，也称PLL（Phase Locked Loop)。

最典型的锁相环由鉴相器（Phase Detector）,环路滤波器（Loop Filter）,压控振荡器（Voltage Controlled Oscillator）三部分组成，如图1所示。

图1 PLL功能框图其中，鉴相器相位比较作用，其输出电压反映两个输入信号间的相位差（与频率之差成线性关系）的大小。

该电路通过具有低通特性的环路滤波器后，建立起一个平均电压，作用于VCO的控制输入端，VCO的振荡频率则由其控制电压的大小决定，当控制电压=0时，对应的振荡频率称为VCO的固有频率。

整个环路根据负反馈的原理构成，鉴相器的输出电压总是朝着减小VCO振荡频率与输入信号之差的方向变化，直到VCO振荡频率与输入信号频率获得一致，当这种情况出现时，称VCO的频率锁定于输入信号的频率或简称锁定。

环路由失锁状态进入锁定状态的过程称为捕捉过程。

在捕捉过程中，VCO振荡频率逐渐趋同于输入信号频率的现象，称作频率牵引。

在频率牵引过程中，环路有能力自行锁定的最大输入信号频率范围称为捕捉频带或简称捕捉带，它是反映捕捉能力优劣的一个重要指标。

锁相环的关键指标一、引言锁相环（Phase-Locked Loop，简称PLL）是一种常用的电子控制系统，用于在输入信号和参考信号之间建立相位关系。

它在通信、数据转换和时钟同步等领域有着广泛的应用。

在设计和评估锁相环时，需要考虑一些关键指标，以确保其性能和稳定性。

本文将就锁相环的关键指标展开讨论。

二、锁相环的基本原理在了解锁相环的关键指标之前，我们先来简要了解一下锁相环的基本原理。

锁相环由相位比较器、低通滤波器、电压控制振荡器和分频器等组成。

其工作原理是通过不断调整电压控制振荡器的频率，使得相位比较器输出的误差信号趋近于零。

这样，输入信号和参考信号之间就能够建立起稳定的相位关系。

三、锁相环的关键指标锁相环的性能和稳定性受多个指标的影响。

下面将分别介绍这些指标。

3.1 带宽锁相环的带宽是指其输出相位响应的频率范围。

带宽越宽，锁相环对频率变化的响应越快。

通常情况下，带宽越宽，锁相环的性能越好。

但同时也需要考虑到带宽过宽可能导致噪声增加和稳定性下降的问题。

3.2 相位噪声相位噪声是指锁相环输出信号的相位随时间变化的不稳定性。

相位噪声越小，锁相环的性能越好。

相位噪声可以通过频域分析来评估，常用的评估指标包括相位噪声密度和积分相位噪声。

3.3 锁定时间锁定时间是指锁相环从初始状态到稳定状态所需的时间。

锁定时间越短，锁相环的性能越好。

锁定时间受到带宽和相位噪声等因素的影响。

3.4 抖动抖动是指锁相环输出信号的瞬时频率偏离其平均频率的程度。

抖动越小，锁相环的性能越好。

抖动可以通过时域分析来评估，常用的评估指标包括峰峰值抖动和均方根抖动。

3.5 稳定性锁相环的稳定性是指其输出信号在长时间内保持稳定的能力。

稳定性受到带宽、相位噪声和抖动等因素的影响。

稳定性可以通过频域和时域分析来评估。

四、评估锁相环的关键指标为了评估锁相环的关键指标，可以采取以下步骤：1.设计合适的测试电路，包括输入信号源和参考信号源。

2.使用合适的测量设备，如频谱分析仪、示波器和时钟分析仪等，对锁相环的输出信号进行测量。

实验九锁相鉴频实验九锁相鉴频实验⼀、实验⽬的1.掌握锁相环鉴频器⼯作原理。

2.熟悉鉴频器主要技术指标及其测试⽅法。

⼆、实验原理及实验电路说明1.鉴频原理调频波(FM)解调称为频率检波，简称鉴频。

实现调频波解调的⽅法有很多，常见的⽅法有：a．斜率鉴频、相位鉴频、⽐例鉴频，这些鉴频器电路需要⼤量的电阻电容等元件，电路形式⽐较复杂不易于集成；b．移相乘积鉴频、脉冲均值鉴频，这些鉴频器易于集成，但移相乘积鉴频器内部噪声较⼤，脉冲均值鉴频器线性好、频带宽，但中⼼频率范围较低；c．锁相环鉴频，它是利⽤现代锁相技术来实现鉴频的⽅法，具有⼯作稳定、失真⼩、信噪⽐⾼等优点，所以被⼴泛应⽤在通信电路系统中。

实现调频信号解调的鉴频电路可分为三类，第⼀类是调频-- 调幅调频变换型。

这种类型是先通过线性⽹络把等幅调频波变换成振幅与调频波瞬时频率成正⽐的调幅调频波，然后⽤振幅检波器进⾏振幅检波。

第⼆类是相移乘法鉴频型。

这种类型是将调频波经过移相电路变成调相调频波，其相位的变化正好与调频波瞬时频率的变化成线性关系，然后将调相调频波与原调频波进⾏相位⽐较，通过低通滤波器取出解调信号。

因为相位⽐较器通常⽤乘法器组成，所以称为相移乘法鉴频。

第三类是脉冲均值型。

这种类型是把调频信号通过过零⽐较器变换成重复频率与调频信号瞬时频率相同的单极性等幅脉冲序列，然后通过低通滤波器取出脉冲序列的平均值，这就恢复出与瞬时频率变化成正⽐的信号。

鉴频器是⼀种具有移相鉴频特性的的陶瓷滤波元件，主要⽤在电视机或录像机的伴⾳中频放⼤或解调电路中以及FM调频收⾳机的鉴频器电路中。

它分为平衡型和微分型两种类型，前者⽤于同步鉴相器作平衡式鉴频解调，后者⽤于差分峰值鉴频器作差动微分式鉴频解调。

德键调频⾳频窄带型JTCV10.7M系列贴⽚鉴频器，搭配多种IC应⽤于FM程序检验，转换频率为有⽤的⾳频信号。

2.锁相环的⼯作原理锁相环包含三个主要的部分:⑴鉴相环(或相位⽐较器,记为PD或PC):是完成相位⽐较的单元,⽤来⽐较输⼊信号和基准信号的之间的相位.它的输出电压正⽐于两个输⼊信号之相位差.⑵低通滤波器(LPF):是个线性电路,其作⽤是滤除鉴相器输出电压中的⾼频分量,起平滑滤波的作⽤.通常由电阻、电容或电感等组成，有时也包含运算放⼤器。

锁相环指标-回复什么是锁相环指标？锁相环指标是指用来衡量锁相环（Phase-Locked Loop，PLL）性能的各种参数和指标。

PLL是一种电路系统，通过对输入信号的相位进行比较，并根据比较结果调整本身输出信号的相位，从而使输出信号保持与输入信号的相位同步。

在各种通信、控制和测量领域，PLL已经广泛应用。

而锁相环指标则是评估PLL工作性能和稳定度的重要依据。

有哪些常见的锁相环指标？实际上，锁相环的指标非常多，并且根据具体应用的不同可能略有差异。

下面列举几个常见的锁相环指标：1. 锁定时间（Lock time）：指PLL从失锁状态转变为锁定状态所需要的时间。

锁定时间短是衡量PLL性能和适用性的重要指标之一。

2. 锁定范围（Lock range）：指PLL在输入信号频率范围内能够保持稳定锁定的能力。

通常用频率范围或相位范围来表示。

3. 噪声性能（Noise performance）：指PLL对输入信号中的噪声和扰动的抵抗能力。

好的锁相环应该能够在抑制噪声的同时保持输出信号的稳定性。

4. 抖动（Jitter）：指信号在时间上的不稳定性，可以通过锁相环来降低抖动。

抖动越小，表明锁相环性能越好。

5. 相位噪声（Phase noise）：指锁相环输出信号相位随时间的变化情况。

相位噪声小的锁相环输出信号更加稳定。

6. 频率稳定度（Frequency stability）：指锁相环输出信号频率的变化程度。

频率稳定度好的锁相环输出信号与输入信号的频率差距很小。

以上仅为锁相环指标中的几个常见要素，根据不同应用的需求，可能还会有其他更具体的指标。

锁相环指标如何优化？优化锁相环指标是实际应用中非常重要的任务，因为合理的指标设计和优化可以提高PLL的性能，提高系统的可靠性和稳定性。

1. 设计合适的环路带宽：适当选择环路带宽可以平衡相位噪声和锁定时间的要求。

过高的带宽容易引入噪声，过低的带宽又会增加锁定时间。

2. 添加滤波器：通过添加滤波器来抑制输入信号中的噪声和频率扰动，从而提高锁相环的噪声性能和稳定性。

锁相环指标-回复什么是锁相环指标？锁相环（PLL）是一种电子反馈系统，用于调节信号的频率和相位。

锁相环指标是用来描述锁相环性能的量化指标。

锁相环指标通常包括锁定时间、锁定范围、抖动、输入偏置等。

锁相环指标的详细解释如下：1. 锁定时间：锁相环的锁定时间是指从输入信号发生变化到锁相环稳定在新的输出状态所需要的时间。

锁定时间越短，锁相环的响应速度越快。

2. 锁定范围：锁相环的锁定范围是指锁相环能够跟踪的输入信号的频率范围。

锁定范围越广，锁相环适应不同频率的输入信号能力越强。

3. 抖动：锁相环的抖动是指输出信号在稳定锁定状态下的频率和相位误差。

抖动越小，锁相环的稳定性和精度越高。

4. 输入偏置：锁相环的输入偏置是指输入信号与锁相环内部参考信号之间的相位差。

输入偏置越小，锁相环的跟踪效果越好。

为何需要锁相环指标？锁相环指标对于电子系统设计和应用至关重要。

它们是评估锁相环性能和判断锁相环是否满足系统需求的依据。

锁相环指标的合理选择可以确保系统的稳定性、精度和实时性。

以移动通信系统为例，锁相环指标的好坏直接影响信号的传输、检测和处理。

在无线通信中，移动信号的频率、相位和稳定性要求非常高，锁相环用于调整持续变化的信号以保持稳定性。

如果锁相环指标不达标，信号将可能失真、丢失或传输不及时。

如何评估锁相环指标？评估锁相环指标需要进行一系列测试和分析。

常见的锁相环指标测试方法有以下几种：1. 测试锁定时间：在输入信号变化时，观察输出信号的响应时间。

多次测试并取平均值以获得可靠的结果。

2. 测试锁定范围：逐渐改变输入信号的频率，观察锁相环的跟踪能力和输出信号的稳定性。

一般使用频谱仪或示波器进行测试。

3. 测试抖动：使用高精度的频率计或相位计对输出信号进行测量，计算其频率和相位误差。

抖动可以通过信号处理和滤波来减小。

4. 测试输入偏置：输入一个稳定的参考信号和待测试信号，测量两者的相位差。

使用示波器或均衡器等仪器进行测量。