下载文档原格式
编号：__________基于FPGA实现FIR数字滤波电路的设计及应用（最新版）编制人：__________________审核人：__________________审批人：__________________编制单位：__________________编制时间：____年____月____日车辆在动态称重时，作用在平台上的力除真实轴重外，还有许多因素产生的干扰力，如：车速、车辆自身谐振、路面激励、轮胎驱动力等，给动态称重实现高测量造成很大困难。
若在消除干扰的过程中采用模拟方法滤波，参数则不能过大，否则将产生过大的延迟导致不能实现实时处理，从而造成滤波后的信号仍然含有相当一部分的噪声。
所以必须采用数字滤波消除干扰。
FIR滤波的原理及实现本文采用FIR数字滤波，其原理如公式1所示。
Y（n）=（1）其中h（k）为系统滤波参数，x（n）为采集的信号，Y （n）为滤波后的输出信号。
FIR滤波器的h（n）0≤n≤N-1H（z）=（2）在本文中N=17。
由于h（n）具有对称性质，即：h（n）=h（N-1-n）（n=0，1，。
..，（N-1）/2）（3）这样就可以把FIR滤波器设计成具有线性相位。
利用这一情况，可以得到的乘法结构，需要（N+1）/2次乘法，仅是级联或并联结构所需次数的一半，因此，实际应用中多采用此方法。
我们选用17点的FIR滤波算法，这样实现 FIR卷积运算需要执行9次乘法和16次加法。
为了实现数据的实时处理，需要在20ms内完成这个卷积运算，如果选用单片机89C51（12M晶振）则无法实现。
所以我们选用了Altera公司的FLEX10K20。
FLEX10K系列是工业界个嵌入式的PLD，采用重复可构造的CMOSSRAM工艺，把连续的快速通道互连与独特的嵌入式阵列结构相结合，同时也结合了众多可编程器件的优点来完成普通门阵列的宏功能。
具有高密度、低成本、低功率等特点。
图1硬件结构框图硬件设计由于我们选用的AD1674芯片转换时间为10ms，而所设计的电路每隔20ms启动转换，所以有足够的时间完成模数转换。
基于FPGA的IIR数字滤波器的设计与实现【摘要】给出了基于FPGA的IIR数字滤波器的设计和实现方法。
首先，用双线性变换法设计出巴特沃兹数字带通滤波器的相关参数；其次，利用Matlab 软件对所设计的滤波器进行了仿真分析；最后，利用Quartus II软件进行了模块设计和功能仿真。
实验结果证明了该方法的有效性。
【关键词】现场可编程门阵列；无限冲击响应；数字滤波器Abstract：An approach for the design and the implementation of IIR digital filter based on FPGA is proposed.Firstly，the parameters of Butterworth band-pass filter are computed by means of bilinear transformation method.Secondly，simulation analysis on the filter is carried out through Matlab software.Finally，module design and functional simulation are executed using Quartus II.Experiment results verify its effectiveness.Keywords：field programmable gate array（FPGA）；infinite impluse response （IIR）；digital filter1.引言数字滤波器在通信、自动控制、雷达、军事、航空航天、医疗、家用电器等众多领域得到了广泛的应用。
其中IIR数字滤波器[1.2]和FIR数字滤波器[3，4]是目前人们使用较多的两种。
数字滤波器通常采用计算机软件、专用数字滤波器、DSP器件或可编程逻辑器件（如FPGA）实现。
《基于FPGA的改进中值滤波去噪算法结构设计》一、引言在数字信号处理和图像处理领域中，噪声抑制技术占据着至关重要的地位。
作为传统的噪声去噪算法之一，中值滤波法因其实用性及去噪效果得到广泛的应用。
随着现代科技的飞速发展，对实时性、可靠性和高效率的图像处理系统提出了更高的要求。
因此，本文提出了一种基于FPGA（现场可编程门阵列）的改进中值滤波去噪算法结构设计，旨在提高去噪效率和系统性能。
二、传统中值滤波算法概述传统中值滤波算法是一种非线性信号处理技术，主要用于去除噪声尤其是椒盐噪声。
其基本思想是用像素在其邻域中的中值来代替该像素的值，如果该像素值是噪声，那么其值会被邻域中的其他像素值所取代，从而达到去噪的效果。
然而，传统中值滤波在处理速度和灵活性上存在一定的局限性。
三、FPGA的特点及优势FPGA是一种可编程逻辑器件，具有并行计算、可定制和可扩展等优点。
与传统的通用处理器相比，FPGA在处理图像和信号时具有更高的效率和更低的功耗。
因此，利用FPGA实现改进的中值滤波去噪算法具有很大的潜力。
四、基于FPGA的改进中值滤波算法设计为了克服传统中值滤波算法的局限性，本文设计了一种基于FPGA的改进中值滤波去噪算法。
该算法主要包含以下几个部分：1. 邻域选择：选择合适的邻域大小和形状，以适应不同场景下的噪声抑制需求。
2. 并行化处理：利用FPGA的并行计算能力，同时处理多个像素点的中值计算，提高处理速度。
3. 窗口滑动：设计窗口滑动的控制逻辑，实现邻域的动态更新。
4. 错误检测与修正：增加错误检测机制，对计算结果进行校验，并针对错误进行修正。
五、结构设计在结构设计上，本文设计的基于FPGA的改进中值滤波去噪算法采用模块化设计思想。
主要包含以下几个模块：1. 输入模块：负责接收待处理的图像数据。
2. 中值计算模块：利用FPGA的并行计算能力，实现像素点的中值计算。
3. 窗口滑动控制模块：控制邻域的动态更新，实现窗口的滑动。
一种基于fpga的farrow滤波器及其实现方法随着数字信号处理技术的飞速发展，FPGA（现场可编程门阵列）因其在并行处理和实时性方面的优势，被广泛应用于通信、雷达等领域。
Farrow滤波器作为一种高效的多速率信号处理工具，也在FPGA上得到了广泛实现。
本文将详细介绍一种基于FPGA的Farrow滤波器及其实现方法。
一、FPGA简介FPGA是一种高度集成的可编程数字逻辑器件，用户可以根据需求对其进行编程，实现各种数字信号处理算法。
FPGA具有灵活性强、开发周期短、并行处理能力强等特点，使其在数字信号处理领域具有广泛的应用前景。
二、Farrow滤波器原理Farrow滤波器是一种基于多项式插值的滤波器，可以实现多速率信号处理。
其核心思想是通过调整插值多项式的系数，实现对信号采样率的转换。
Farrow滤波器具有线性相位、低延迟、低复杂度等优点，适用于通信系统中的多速率信号处理。
三、基于FPGA的Farrow滤波器实现方法1.设计原理基于FPGA的Farrow滤波器实现方法主要包括三个部分：滤波器系数计算、插值操作和滤波操作。
首先，根据所需的插值倍数和滤波器阶数，计算滤波器系数；其次，通过插值操作对输入信号进行上采样；最后，利用计算出的滤波器系数对上采样后的信号进行滤波处理。
2.滤波器系数计算Farrow滤波器的系数计算可以通过多种方法，如最小二乘法、矩阵求逆等。
在实际应用中，可以根据滤波器性能要求和FPGA的资源限制，选择合适的计算方法。
计算得到的滤波器系数需要存储在FPGA的BRAM（块随机存储器）中，以供后续插值和滤波操作使用。
3.插值操作插值操作是Farrow滤波器的核心部分，其主要作用是将输入信号的采样率提高。
在FPGA中，插值操作可以通过流水线技术实现，提高处理速度。
插值倍数可以根据实际需求进行设置，如2倍、4倍等。
4.滤波操作滤波操作是对插值后的信号进行处理，以消除混叠效应和降低噪声。
在FPGA中，滤波操作通常采用分布式算法（DA）实现，以减少资源消耗和功耗。
矿产资源开发利用方案编写内容要求及审查大纲
矿产资源开发利用方案编写内容要求及《矿产资源开发利用方案》审查大纲一、概述
㈠矿区位置、隶属关系和企业性质。
如为改扩建矿山, 应说明矿山现状、
特点及存在的主要问题。
㈡编制依据
(1简述项目前期工作进展情况及与有关方面对项目的意向性协议情况。
(2 列出开发利用方案编制所依据的主要基础性资料的名称。
如经储量管理部门认定的矿区地质勘探报告、选矿试验报告、加工利用试验报告、工程地质初评资料、矿区水文资料和供水资料等。
对改、扩建矿山应有生产实际资料, 如矿山总平面现状图、矿床开拓系统图、采场现状图和主要采选设备清单等。
二、矿产品需求现状和预测
㈠该矿产在国内需求情况和市场供应情况
1、矿产品现状及加工利用趋向。
2、国内近、远期的需求量及主要销向预测。
㈡产品价格分析
1、国内矿产品价格现状。
2、矿产品价格稳定性及变化趋势。
三、矿产资源概况
㈠矿区总体概况
1、矿区总体规划情况。
2、矿区矿产资源概况。
3、该设计与矿区总体开发的关系。
㈡该设计项目的资源概况
1、矿床地质及构造特征。
2、矿床开采技术条件及水文地质条件。
基于FPGA的自适应滤波器设计重庆邮电大学硕士学位论文基于FPGA的自适应滤波器设计姓名：孟莎莎申请学位级别：硕士专业：微电子学与固体电子学指导教师：董会宁20110523重庆邮电大学硕士论文摘要摘要作为数字信号处理技术中的一个重要分支，自适应滤波器已经广泛地应用在通信、医疗设备、图像处理、多媒体系统、便携式电子设备中。
自适应滤波器通常由两部分组成，一个是数字滤波器部分，另一个是自适应算法部分。
自适应算法的优劣直接关系着滤波器的性能，所以自适应算法一直是设计研究的一个重点。
在过去的一段时间内，DSP处理器是数字信号处理系统核心器件的主要选择，然而DSP技术不断发展，对其算法的性能要求远远超过了通用性DSP处理器的能力。
现代大容量、高速度的FPGA给DSP实现提供了理想的平台，并且具有灵活的可重构特性，使搭建的DSP系统非常易于实现、易于测试及硬件升级，克服了DSP处理器的诸多不足。
另外在新型FPGA芯片中，一般都内嵌有可配置的高速RAM、PLL、LDVS、LvTTL以及硬件乘法器等模块，使得设计在并行性和速度问题上突显出独特的优势。
本文首先分析了LMS算法的基本原理，并通过自适应算法的计算复杂度和收敛性这两个性能指标，对比LMS、NLMS、RLS算法的优缺点，相比于NLMS和RLS，LMS算法是硬件设计的较佳选择。
然后在Matlab平台下，设置不同步长因子、滤波器的阶数和信噪比来仿真LMS 算法，对比输出的均方误差曲线。
通过改进常用的直接型FIR结果，设计一种级联型自适应滤波器，并在Matlab的Simulink下建立该自适应滤波器模型，应用在一个自适应噪声抵消系统中，完成了算法级的仿真。
其次在硬件设计上，把设计分成权系数更新模块，四阶直接型FIR滤波器模块，级联型FIR滤波器模块和级联型自适应滤波器4个模块来逐步完成，每个模块合并到顶层设计中时都不会影响到底层模块的性能，可以在顶层系统集成和验证中保持每个模块的性能不变。
电子设计工程Electronic Design Engineering 第19卷Vol.19第11期No.112011年6月Jun.2011基于FPGA 的程控滤波器的设计徐玲，邓震宇（武汉大学电子信息学院，湖北武汉430079）摘要：以单片机和可编程逻辑器件（FPGA ）为控制核心，设计了一个程控滤波器，实现了小信号程控放大、程控调整滤波器截止频率和幅频特性测试的功能。
其中放大模块由可变增益放大器AD603实现，最大增益60dB ，10dB 步进可调，增益误差小于1%。
程控滤波模块由MAX297低通滤波、TLC1068高通滤波及椭圆低通滤波器构成，滤波模式用模拟开关选择。
本系统程控调整有源滤波的-3dB 截止频率，使其在1~30kHz 范围内可调，误差小于1.5%。
此外，采用有效值采样芯片AD637及12位并行A/D 转换器MAX120实现了对扫频信号幅度的测量。
关键词：程控滤波器；可变增益放大；截止频率可调；幅度测量中图分类号：TN731文献标识码：A 文章编号：1674－6236（2011）11-0184-04Design of a programmable filter based on FPGAXU Ling ，DENG Zhen -yu（School of Electronic Information ，Wuhan University ，Wuhan 430079，China ）Abstract ：Using microcontroller and FPGA as the operation core ，a programmable filter was designed ，which has the function of small signal amplification ，cut-off frequency adjustment and amplitude measurement.The amplifier module is achieved by using variable gain amplifier AD603，the biggest gain can reach 60dB ，with 10dB gain adjustable ，and the gain error is less than 1%.The programmable filter module consists of a MAX297lowpass filter ，a TLC1068highpass filter and an elliptic lowpass filter ，and the filtered mode is chosen by using the analog switch.The system can adjust the active filters '-3dB cut -off frequency from 1kHz to 30kHz ，and the error is less than 1.5%.Besides ，the amplitude measurement is achieved by using RMS sampling chip AD637and 12-bit parallel ADC MAX120.Key words ：programmable filter ；variable gain amplifier ；cut -off frequency adjustable ；amplitude measurement收稿日期：2011-03-09稿件编号：201103050作者简介：徐玲（1989—），女，北京人。
插值滤波器设计1项目背景1.1多采样率数字滤波器多采样率就是有多个采样率的意思。
前面所说的FIR，IIR滤波器都是只有一个采样频率，是固定不变的采样率，然而有些情况下需要不同采样频率下的信号。
按照传统的速率转换理论，我们要实现采样速率的转换，可以这样做，假如有一个有用的正弦波模拟信号，AD采样速率是f1，现在我需要用到的是采样频率是f2的信号，传统做法是将这个经过f 1采样后的信号进行DA转换，再将转换后的模拟信号进行以f2采样频率的抽样，得到采样率为f2的数字信号，至此完成采样频率的转换但是这样的做法不仅麻烦，而且处理不好的话会使信号受到损伤，所以这种思想就被淘汰了，现在我们用到的采样率转换的方法就是抽取与内插的思想。
1.2抽取先来总体来解释一下抽取的含义：前面不是说，一个有用的正弦波模拟信号经采样频率为f1的抽样信号抽样后得到了数字信号，很明显这个数字信号序列是在f1频率下得到的，现在，假如我隔几个点抽取一个信号，比如就是5吧，我隔5个点抽取一个信号，是不是就是相当于我采用了1/5倍f1的采样频率对模拟信号进行采样了？所以，抽取的过程就是降低抽样率的过程，但是我们知道，这是在时域的抽样，时域的抽样等于信号在频域波形的周期延拓，周期就是采样频率，所以，为了避免在频域发生频谱混叠，抽样定理也是我们要考虑的因素下面来具体来介绍图561如上图所示，假如上面就是某一有用信号经采样频率f1抽样得到的频谱，假设这时候的采样频率为8Khz，可以通过数格子得到，从0到F1处有8个空格，每个空格代表1Khz，有些朋友可能会问，这不是在数字频域吗，单位不是π吗，哪来的hz？是的，这里是数字频域，采样频率F1处对应的是2π，这里只是为了好解释，我们用模拟频率来对应数字频率。
图562上面是采样频率为8K的数字信号频域图，现在我要对这个数字信号进行时域抽取，从而来降低信号的采样率，我们知道，一旦我们对数字信号进行时域抽取，那么采样率下降，而采样率就是数字信号频域的波形周期，那么也就是周期下降，所以，我们对信号进行抽取要有个度，要在满足抽样定理的条件下对信号进行抽取，否则就会发生频谱混叠。
上图就是对信号进行了1/5倍的F1采样频率抽取，可见，由于发生了频谱混叠现象，因为1/5倍的F1是1600hz，而信号的频带是1000hz，不满足抽样定理，导致发生了频谱混叠，所以，为了避免发生这种情况，除了要满足抽样定理之外，即抽样倍数不能太高，我们还需要把信号的频带设置在F1/2以下，才能确保信号不发生频谱混叠，因此，我们需要在抽取之前加一个低通滤波器，书上叫做抗混叠低通滤波器，用来限制信号的频带，然后再进行抽取，这样的话我们来算一下低通滤波器的截止频率就是1/2倍的经抽取后的采样速率，即fc=1/2*（F1/M），M是抽取倍数。
而1/2*F1对应的数域频率是π，因此我们得出，抗混叠低通滤波器的截止频率是π/M1.3内插抽取的过程是降低采样率的过程，那么插值的过程当然就是提高采样率的过程。
大体的思路可以这么理解，我们将经f1抽样下得到的数字信号的每两个点之间进行插值，插入的值是0，插值之后，信号在单位时间内的采样点数增多，当然也就是采样速率的提升，采样速率提升后我们知道，那么信号的频谱的周期就会增加图563需要注意的一点就是，插值前后，我们只是在时域信号中间插入了D-1个零值，仅仅是改变了采样率，并没有改变信号的信息，因此，在频域，信号频谱的形状是不会改变的，改变的仅仅是周期，如上图，F1是插值之前信号的周期，插值之后，信号频谱的形状不变，周期成了F1*D，D是插值倍数。
如果我们直接用F1*D倍的采样率采信号，得到的频谱会发现，就不会有中间两个波形，因此，这两个波形是多余的，书上叫做是镜像频谱。
既然是多余的，我们就可以将它用一个低通滤波器滤掉，这样的低通滤波器，就叫做镜像低通滤波器。
这样我们来计算一下镜像低通滤波器的截止频率图564根据上面这张图我们可以求出镜像低通滤波器的截止频率，可以看到，fc=1/2*F1,这里我们假设，内插之后的采样频率为F2=F1*D，那么，fc=1/2*(F2/D)，而1/2*F2对应的是π，注意，这里是1/2*F2对应π，不是1/2*F1了，因为这已经是插值之后采样率增加之后的频谱了，所以我们得出：镜像低通滤波器的截止频率为：π/D2设计目标本次案例将使用到采样率大于100M的双通道的示波器。
将示波器的两个通道，分别与FPGA 的DA通道1和DA通道2相连，观察两路DA的输出。
其连接示意如下图所示。
图565本案例是FPGA内部产生正弦信号，这个正弦信号一路输出给DA通道A，另一路经过插值滤波器后，输出给DA通道B。
图566正弦信号产生电路产生频率为62.5KHz的正弦信号，该正弦信号由8个点组成。
插值滤波器是4倍的插值，也就是说进来是8个点的正弦波，输出将是32个的正弦波。
仿真效果，上面的波形为插值前，下面的为插值后可以明显看出下面的波形更为圆滑。
图567下面是示波器的显示效果图568上面黄色是通道1输出的信号，下面蓝色是通道2的输出信号。
3设计实现3.1顶层信号新建目录：D:\mdy_book\cic_prj。
在该目录中，新建一个名为cic_prj.v的文件，并用GVIM打开，开始编写代码。
我们要实现的功能，概括起来就是FPGA产生控制AD9709，让其中的通道A未滤波的正弦信号，让通道B输出滤波后的正弦信号。
为了控制AD9709的工作模式，就要控制AD9709的MODE、SLEEP管脚；为了控制通道A，就需要控制AD9729的CLK1、WRT1、DB7~0P1管脚；为了控制通道B，就需要控制AD9729的CLK2、WRT2、DB7~0P2管脚。
根据设计目标的要求，整个工程需要以下信号：1.使用clk连接到晶振，表示50M时钟的输入。
2.使用rst_n连接到按键，表示复位信号。
3.使用dac_mode信号连接到AD9709的MODE管脚，用来控制其工作模式。
4.使用dac_sleep信号连接到AD9709的SLEEP管脚，用来控制其睡眠模式。
5.使用dac_clka信号连接到AD9709的CLK1管脚，用来控制通道A的时钟。
6.使用dac_wra信号连接到AD9709的WRT1管脚，用来控制通道A的写使能。
7.使用8位信号dac_da连接到AD9709的DB7~0P1管脚，用来控制通道A的写数据。
8.使用dac_clkb号连接到AD9709的CLK2脚，用来控制通道B时钟。
9.使用dac_wrb 号连接到AD9709的WRT2脚，用来控制通道B 使能。
10.使用8位信号dac_db 接到AD9709的DB7~0P2脚，用来控制通道B 写数据。
综上所述，我们这个工程需要10个信号，时钟clk ，复位rst_n ，dac_mode 、dac_sleep 、dac _clka 、dac_wra 、dac_da 、dac_clkb 、dac_wrb 和dac_db 信号，其中dac_da 和dac_db 是8位信号，其他都是1位信号。
下面表格表示了硬件电路图的连接关系。
器件AD9709管脚原理图信号FPGA 管脚FPGA 工程信号U8MODE DAC_MODE Y4dac_mode SLEEP DAC_SLEEP H2dac_sleep CLK1DA_CLKA R2dac_clka WRT1DA_WRA U1dac_wra DB7P1DAC_DA7AA1dac_da[7]DB6P1DAC_DA6Y2dac_da[6]DB5P1DAC_DA5Y1dac_da[5]DB4P1DAC_DA4W2dac_da[4]DB3P1DAC_DA3W1dac_da[3]DB2P1DAC_DA2V2dac_da[2]DB1P1DAC_DA1V1dac_da[1]DB0P1DAC_DA0U2dac_da[0]CLK2DA_CLKB R1dac_clkb WRT2DA_WRB P2dac_wrb DB7P2DAC_DB7P1dac_db[7]DB6P2DAC_DB6N2dac_db[6]DB5P2DAC_DB5N1dac_db[5]DB4P2DAC_DB4M2dac_db[4]DB3P2DAC_DB3M1dac_db[3]DB2P2DAC_DB2J1dac_db[2]DB1P2DAC_DB1J2dac_db[1]DB0P2DAC_DB0H1dac_db[0]X1SYS_CLK G1clk K1SYS_RSTAB12rst_n将module 的名称定义为cic_prj ，代码如下：其中clk 、rst_n 是1位的输入信号，dac_da 和dac_db 是8位的输出信号，dac_mode ，dac_c lka ，dac_wra ，dac_sleep ，dac_clkb ，dac_wrb 是一位输出信号。
3.2正弦信号设计假设产生的正弦信号命名为sin_data 信号。
sin_data 一共有8个值，是从一个正弦信号中，按(2*pi/8)的间隔采样到的，可列出下表。
采样点i sin_data （16进制）采样点i sin_data （16进制）采样点i sin_data （16进制）采样点i sin_data （16进制）07F 2FE 47D 611DA3D852372A很自然地定义一个7位的选择信号addr 。
我们只要控制好addr ，就能方便得到sin_data 。
因此可以写出下面代码。
接下来是设计信号addr。
addr是用来控制选择数据的地址，通过控制addr的增加值，就能产生所需要的正弦波。
本案例要求产生62.5KHz的正弦信号。
该正弦信号的周期是16000ns。
本工程的工作时钟是20 ns，也就是16000/20=800个时钟输出一个正弦信号，也就是800个时钟将上表的8个值输出一遍，即每100个时钟输出addr加1。
每100个时钟输出一个值，那意味着我们需要一个计数器cnt0，该计数器用来对这100进行计数。
计数器的加1条件是“1”，结束条件是“数到100个”。
因此可写出cnt0的代码。
每100个时钟后，addr就加1。
说明这个addr也是一个计数器，该计数器的加1条件是“数到3.3CIC滤波器设计3.3.1新建FPGA工程图5691.)打开quartus，点击File在File菜单中选择New Project Wizard....。
2.弹出Introduction界面选择Next。
图571(3)设置工程目录，工程名，顶层模块名工程目录设置为：D:\mdy_book\cic_prj工程名：cic_prj顶层模块名：cic_prj填写完毕后，点击next之后进入下一界面。
