数字集成电路老化测试技术
- 格式:pdf
- 大小:108.39 KB
- 文档页数:1
高精度时钟芯片的测试方法介绍中国电子科技集团公司第五十八研究所武新郑解维坤摘要:高精度时钟芯片是一种能够提供精确计时的芯片,相对于普通的时钟芯片,它的晶体和温度补偿集成在芯片中,为提高计时精度提供了保障,它同时还具备日历闹钟功能、可编程方波输出功能等。
本文以DS3231芯片为例,以J750Ex测试机和相关仪表为测试环境,重点介绍以I2C总线协议为基础的内部寄存器功能和芯片各模块功能的测试。
通过测试机测试保存在寄存器中秒、分、时、星期、日期、月、年和闹钟设置等信息,以及电源控制功能,通过测试机对示波器和频率计的程控实现对老化修正和输出频率的测试,同时还会重点介绍该芯片时钟精度的测试方法和测试环境。
关键词:高精度时钟芯片;DS3231芯片;J750Ex测试机;I2C总线协议Introduction of testing method of the extremely accurate RTCWu Xin-zheng(China Electronic Technology Group Corporation, No.58 Research Institute , Jiangsu Wuxi214035, China)Abstract:The extremely accurate real time clock is a piece of chip which can maintain accurate timekeeping, compared with the ordinary RTC chip, its integrated temperature compensated crystal oscillator and crystal are located in the center of the chip, which provides an assurance for promoting the exacticy, it also has two programmable time-of-day alarms and a programmable square-wave output. This paper takes DS3231 for instance, the environment with J750Ex and related instruments, introduces inner register with I2C and the testing method of every module. The ATE tests seconds, minutes, hours, day, date, month, and year information, the function of power. By means of OSC and frequency meter, it can test the output wave and register for aging trim, at the same time, also introduced the testing method and environment of accuracy.Key words:Extremely accurate real time clock; DS3231; testing equipment of J750Ex; I2C-bus1 引言DS3231是一款高精度的时钟芯片,具有集成的温度补偿晶体振荡器和一个32.768KHz 的晶体,可为器件提供长期精确度;包含备用电源输入端,断开主电源后仍可保持精确的计时;寄存器内部能保存时间和闹钟设置等信息;提供两个可编程的日历闹钟和一个可编程方波输出,支持I2C总线接口。
集成电路标准精选(最新)G4377《GB/T4377-1996 半导体集成电路电压调整器测试方法和基本原理》G5965《GB/T5965-2000 集成电路:双极型单片数字集成电路门电路空白详细规范》G6798《GB/T6798-1996半导体集成电路电压比较器测试方法的基本原理》G8976《GB/T8976-1996 膜集成电路和混合膜集成电路总规范》G9424《GB/T9424-1998 半导体器件集成电路:CMOS数字集成电路4000B和4000UB》G12750《GB/T 12750-2006 半导体器件集成电路:半导体集成电路分规范(不包括混合电路)》G14619《GB/T14619-1993 厚膜集成电路用氧化铝陶瓷基片》G14620《GB/T14620-1993 薄膜集成电路用氧化铝陶瓷基片》G15651.2《GB/T15651.2-2003 半导体器件分立器件和集成电路:光电子器件基本额定值和特性》G15651.3《GB/T15651.3-2003 半导体器件分立器件和集成电路:光电子器件测试方法》G16464《GB/T16464-1996 半导体器件集成电路总则》G16465《GB/T16465-1996 膜集成电路和混合膜集成电路分规范》G16466《GB/T16466-1996 膜集成电路和混合膜集成电路空白详细规范》G16878《GB/T16878-1997 用于集成电路制造技术的检测图形单元规范》G17023《GB/T17023-1997 HCOMS数字集成电路系列族规范》G17024《GB/T17024-1997 HCOMS数字集成电路空白详细规范》G17572《GB/T17572-1999 半导体CMOS集成电路:4000B和4000UB系列族规范》G17573《GB/T17573-1999 半导体分立元件和集成电路:总则》G17574《GB/T17574-1999 半导体分集成电路:数字集成电路》G17574.9《GB/T 17574.9-2006 数字集成电路紫外光擦除电可编程MOS只读存储器空白详细规范》G17574.10《GB/T 17574.10-2003 半导体器件集成电路第2-10部分:数字集成电路集成电路动态读/写存储器空白详细规范》G17574.11《GB/T 17574.11-2006 数字集成电路单电源集成电路电可擦可编程只读存储器空白详细规范》G17574.20 《GB/T 17574.20-2006 半导体器件集成电路:数字集成电路低压集成电路族规范》G17940《GB/T17940-2000 半导体集成电路:模拟集成电路》G18500.1《GB/T18500.1-2001 半导体集成电路:线性数字/模拟转换器(DAG)》G18500.2《GB/T18500.2-2001 半导体集成电路:线性模拟/数字转换器(ADC)》G19248《GB/T19248-2003 封装引线电阻测试方法》G19403.1《GB/T19403.1-2003 半导体集成电路内部目检(不包括混合电路)》G20296《GB/T 20296-2012 集成电路记忆法与符号》G20515《GB/T 20515-2006 半导体器件集成电路:半定制集成电路》G20870.1《GB/T 20870.1-2007 半导体器件:微波集成电路放大器》G28639《GB/T 28639-2012 DNA微阵列芯片通用技术条件》GJ597B《GJB 597B-2012 半导体集成电路通用规范》GJ1799《GJB1799-1993 大规模集成电路用磷扩散源化学分析方法》GJ2438A《GJB 2438A-2002 混合集成电路通用规范》GJ3233《GJB3233-1998半导体集成电路失效分析程序和方法》QJ10006《QJ10006-2008 宇航用半导体集成电路通用规范》SJ10741《SJ/T10741-2000 半成品集成电路CMOS电路测试方法的基本原理》SJ10804《SJ/T10804-2000 半成品集成电路电平转换器测试方法的基本原理》SJ10805《SJ/T10805-2000 半成品集成电路电压比较器测试方法的基本原理》SJ11351《SJ/Z 11351-2006 用于描述、选择和转让的集成电路IP核属性格式标准》97.80SJ11352《SJ/Z 11352-2006 集成电路IP核测试数据交换格式和准则规范》SJ11353《SJ/Z 11353-2006 集成电路IP核转让规范》SJ11354《SJ/Z 11354-2006 集成电路模拟/混合信号IP核规范》SJ11355《SJ/Z 11355-2006 集成电路IP/SoC功能验证规范》SJ11357《SJ/Z 11357-2006 集成电路IP软核、硬核的结构、性能和物理建模规范》SJ11358《SJ/Z 11358-2006 集成电路IP核模型分类法》SJ11359《SJ/Z 11359-2006 集成电路IP核开发与集成的功能验证分类法》SJ11360《SJ/Z 11360-2006 集成电路IP核信号完整性规范》SJ11361《SJ/Z 11361-2006 集成电路IP核保护大纲》SJ20674《SJ20674-1998微波电路系列和品种微波信号检波器系列的品种》SJ20675《SJ20675-1998微波电路系列和品种微波固态噪声源系列的品种》SJ20676《SJ20676-1998通信对抗固态宽频带功率放大模块通用规范》SJ20677《SJ20677-1998微波集成PIN单刀开关模块通用规范》SJ20678《SJ20678-1998交换网络模块通用规范》SJ20679《SJ20679-1998通信用户接口模块通用规范》SJ20680《SJ20680-1998通信群路接口模块通用规范》SJ20711《SJ20711-1998分步投影曝光机通用规范》SJ20750《SJ20750-1999军用CMOS电路用抗辐射硅单晶片规范》SJ20758《SJ20758-1999半导体集成电路CMOS门阵列器件规范》SJ20759《SJ20759-1999混合集成电路系列与品种DC/DC变换器系列的品种》SJ20802《SJ20802-2001集成电路金属外壳目检标准》SJ20804《SJ20804-2001微波电路系列和品种微波衰减器系列的品种》SJ20869《SJ 20869-2003 铌酸锂集成光学调制器测试方法》SJ20874《SJ 20874-2003 表面安装集成电路试验用插座通用规范》SJ20875《SJ 20875-2003 扁平封装集成电路插座通用规范》SJ20954《SJ 20954-2006 集成电路锁定试验》SJ20961《SJ 20961-2006 集成电路 A/D和D/A转换器测试方法的基本原理》JJG1015《JJG1015-2006 通用数字集成电路测试系统检定规程》JJF1160《JJF 1160-2006 中小规模数字集成电路测试设备校准规范》JJF1179《JJF 1179-2007 集成电路高温动态老化系统校准规范》JJF1238《JJF1238-2010 集成电路静电放电敏感度测试设备校准规范》。
加速老化实验【加速老化实验】加速老化试验计算公式加速寿命试验寿命试验(包括截尾寿命试验)方法是基本的可靠性试验方法。
在正常工作条下,常常采用寿命试验方法去估计产品的各种可靠性特征。
但是这种方法对寿命特别长的产品来说,就不是一种合适的方法。
因为它需要花费很长的试验时间,甚至来不及作完寿命试验,新的产品又设计出来,老产品就要被淘汰了。
所以这种方法与产品的迅速发展是不相适应的。
经过人们的不断研究,在寿命试验的基础上,找到了加大应力、缩短时间的加速寿命试验方法。
加速寿命试验是用加大试验应力(诸如热应力、电应力、机械应力等)的方法,加快产品失效,缩短试验周期。
运用加速寿命模型,估计出产品在正常工作应力下的可靠性特征。
下面就加速寿命试验的思路、分类、参数估计方法及试验组织方法做一简单介绍。
1问题高可靠的元器或者整机其寿命相当长,尤其是一些大规模集成电路,在长达数百万小时以上无故障。
要得到此类产品的可靠性数量特征,一般意义下的载尾寿命试验便无能为力。
解决此问题的方法,目前有以下几种:(1)故障数r=0的可靠性评定方法。
如指数分布产品的定时截尾试验θL=2S(t0)2χα(2)22S(t)χαα00为总试验时间。
为风险, =0.1时,.1(2)=4.605≈4.6;当α=0.05时,χ02.05(2)=5.991≈6。
(2)加速寿命试验方法如,半导体器在理论上其寿命是无限长的,但由于工艺水平及生产条的限制,其寿命不可能无限长。
在正常应力水平S0条下,其寿命还是相当长的,有的高达几十万甚至数百万小时以上。
这样的产品在正常应力水平S0条下,是无法进行寿命试验的,有时进行数千小时的寿命试验,只有个别半导体器发生失效,有时还会遇到没有一只失效的情况,这样就无法估计出此种半导体器的各种可靠性特征。
因此选一些比正常应力水平S0高的应力水平S1,S2,…,Sk,在这些应力下进行寿命试验,使产品尽快出现故障。
(3)故障机理分析方法研究产品的理、化、生微观缺陷,研究缺陷的发展规律,从而预测产品的故障及可靠性特征量。
芯片测试数据在集成电路良率的分析与应用摘要:集成电路芯片在经过设计、制造、封装后,一定不可缺少的环节就是对其进行芯片测试(CPTEST),这主要是为了检验集成电路的质量是否合格,功能是否完好,良率如何并确保芯片在应用时能够正常安全工作。
而对于不合格的产品,测试能够发现问题并及时筛选并找到不合格的原因。
关键词:集成电路芯片良率;测试数据;测试分析1概述在集成电路领域突破性进展的当前阶段,芯片的性能参数测量值代表了芯片质量的重要标志,芯片测试是鉴定质量和设计中的重中之重。
作为芯片项目管理从业人员,需要第一时间管控与追踪客户CP数据结果并需要将良率提升作为持久的项目目标。
只有芯片测试厂保证了测量结果的准确性,才能正确评价产品的质量,良率并有效地避免误判。
并且通过控制测量误差,包括测试方法、测试人员、环境、机台等误差,并进行正确的测试数据处理便可以保证测量结果的准确性。
另外由于封装后的终端产品成本尤其昂贵,所以在芯片测试阶段提前得到CP测试结果,避免更大的损失显得尤为重要。
2良率流失因素在集成电路制程中引起良率流失的因素一般分为三类:一种是随机颗粒物;另一种叫系统性缺陷;最后一种是器件电性参数(WAT)不匹配。
随机颗粒物,具体如图一:该问题主要是由机台以及外部环境影响产生随机颗粒物,在制造过程中引起金属断线,短路,通孔(CT)断路及器件异常,从而引起良率流失。
解决方案主要是找到外来颗粒物来源并减少这种外来颗粒物来解决良率流失问题。
图一随机颗粒物扫描示意图系统性缺陷:系统缺陷通常是由于制程不够优化而引起的大量重复出现的良率流失,具体见图二,由于制成不够优化造成有源区域漏电。
解决该问题方案主要可以是通过锁定良率流失位置并对制程进行优化而提升良率;该类问题还有可能是客户的产品设计,或产品测试问题引起,这需要项目管理者协调产品工程测试各部门找出问题原因推动客户解决。
图二系统性缺陷切片图器件电性参数(WAT)不匹配:参数匹配问题引起的良率流失主要是制程后实际测量的电性参数值与客户要求值不匹配,如通孔(CT)阻值,器件漏电流过大等等问题引起客户产品良率偏低,这类问题主要是要澄清参数无法匹配是制程引起的还是机台异常引起。
中大规模集成电路及应用第一章↗微电子学✍微电子学是研究固体(主要是半导体)材料上构成的微小型化电路、子系统及系统的电子学分支。
✍作为电子学的一门分支学科,主要是研究电子或离子在固体材料中的运动规律及其应用,并利用它实现信号处理功能的学科。
↗集成电路:↗Integrated Circuit,缩写IC✍是指通过一系列特定的加工工艺,将晶体管、二极管等有源器件和电阻、电容等无源器件,按照一定的电路连接集成在一块半导体单晶片(如硅或砷化镓)或陶瓷基片上,作为一个不可分割的整体执行某一特定功能的电路组件。
↗集成电路设计与制造的主要流程框架设计创意+ 仿真验证集成电路芯片设计过程流程图↗摩尔定律✍基于市场竞争,不断提高产品的性能价格比是微电子技术发展的动力。
✍在新技术的推动下,集成电路自发明以来,其集成度每三年提高4倍,而加工特征尺寸缩小倍。
✍是由Intel公司创始人之一Gordon E. Moore博士1965年总结的规律,被称为摩尔定律。
集成电路分类↗集成电路的分类✍按器件结构类型✍按集成电路规模✍按结构形式✍按电路功能✍按应用领域按器件结构类型分类↗双极集成电路:主要由双极晶体管构成(优点是速度高、驱动能力强,缺点是功耗较大、集成度较低)✍NPN型双极集成电路✍PNP型双极集成电路↗金属-氧化物-半导体(MOS)集成电路:主要由MOS晶体管(单极晶体管)构成✍NMOS✍PMOS✍CMOS(互补MOS)↗双极-MOS(BiMOS)集成电路(功耗低、集成度高,随着特征尺寸的缩小,速度也可以很高):同时包括双极和MOS晶体管的集成电路为BiMOS集成电路,综合了双极和MOS器件两者的优点,但制作工艺复杂按集成电路规模分类↗度:每块集成电路芯片中包含的元器件数目↗小规模集成电路(Small Scale IC,SSI)↗中规模集成电路(Medium Scale IC,MSI)↗大规模集成电路(Large Scale IC,LSI)↗超大规模集成电路(Very Large Scale IC,VLSI)↗特大规模集成电路(Ultra Large Scale IC,ULSI)↗巨大规模集成电路(Gigantic Scale IC,GSI)按结构形式的分类↗单片集成电路:✍它是指电路中所有的元器件都制作在同一块半导体基片上的集成电路✍在半导体集成电路中最常用的半导体材料是硅,除此之外还有GaAs等↗混合集成电路:✍厚膜集成电路✍薄膜集成电路按电路功能分类↗数字集成电路(Digital IC):它是指处理数字信号的集成电路,即采用二进制方式进行数字计算和逻辑函数运算的一类集成电路↗模拟集成电路(Analog IC):它是指处理模拟信号(连续变化的信号)的集成电路✍线性集成电路:又叫做放大集成电路,如运算放大器、电压比较器、跟随器等✍非线性集成电路:如振荡器、定时器等电路↗数模混合集成电路(Digital - Analog IC) :例如数模(D/A)转换器和模数(A/D)转换器等第二章半导体固体材料:超导体: 大于106(Ωcm)-1导 体: 106~104(Ωcm)-1半导体: 104~10-10(Ωcm)-1绝缘体: 小于10-10(Ωcm)-1从导电特性和机制来分:不同电阻特性、不同输运机制1. 半导体的结构原子结合形式:共价键形成的晶体结构: 构 成 一 个正四面体, 具 有 金 刚 石 晶 体 结 构半导体的结合和晶体结构半导体有元素半导体,如:Si 、Ge化合物半导体,如:GaAs 、InP 、ZnS2. 半导体中的载流子:能够导电的自由粒子本征半导体:n=p=ni电子:Electron ,带负电的导电载流子,是价电子脱离原子束缚 后形成的自由电子,对应于导带中占据的电子空穴:Hole ,带正电的导电载流子,是价电子脱离原子束缚 后形成的电子空位,对应于价带中的电子空位4.半导体的掺杂受 主 掺 杂、施 主 掺 杂施主:Donor ,掺入半导体的杂质原子向半导体中提供导电的电子,并成为带正电的离子。
中集成电路失效模式随着集成电路技术的不断发展和广泛应用,集成电路的可靠性和稳定性显得尤为重要。
然而,集成电路在使用过程中往往会出现各种失效情况,这就需要对中集成电路的失效模式进行深入了解和研究,以确保其在各种工作环境下能够稳定可靠地工作。
1. 什么是中集成电路失效模式中集成电路失效模式是指集成电路在实际工作过程中由于各种外部因素或内部缺陷导致其功能或性能出现异常的情况。
这些失效模式可能是由于材料老化、电压过高过低、温度过高过低、电磁干扰、机械应力等外部因素导致的,也可能是由于设计缺陷、制造工艺缺陷、元器件损坏等内部因素导致的。
2. 中集成电路常见的失效模式中集成电路常见的失效模式包括但不限于以下几种:(1)电子元件损坏:例如晶体管击穿、导线断裂、电容老化等导致电路中某些元器件失效。
(2)连接线断开:由于机械应力、温度变化等原因,集成电路中的金属连接线可能会断裂,导致信号传输中断。
(3)硅衬底漏电:由于材料老化或外部环境影响,集成电路中的硅衬底可能出现漏电现象,影响电路正常工作。
(4)温度敏感性失效:集成电路在高温或低温环境中工作时,可能出现性能下降或功能异常。
(5)软故障:集成电路中的软件部分也可能出现失效,例如由于编程错误、存储器损坏等原因导致系统无法正常工作。
3. 中集成电路失效模式的分析方法为了有效地预防和排除中集成电路的失效,需要对其失效模式进行深入的分析和研究。
目前,常见的分析方法包括以下几种:(1)失效分析技术:通过对失效芯片的外观、结构、元器件特性等进行分析,找出失效的具体原因。
(2)故障模式分析:通过对集成电路的工作原理、电路结构、电气特性等进行分析,找出可能存在的故障模式。
(3)可靠性测试:通过对集成电路进行温度、电压、频率等方面的长时间应力测试,评估其在不同工作环境下的可靠性。
(4)加速老化实验:通过模拟集成电路在不同环境条件下的老化过程,评估其在长期使用中可能出现的失效情况。
CSP技术简介CSP技术简介摘要在电⼦应⽤技术智能化,多媒体化,⽹络化的发展趋势下,CSP技术应运⽽⽣。
随着各学科领域的协调发展,CSP在90年代得到迅速发展和普及,并成为电⼦装联技术的主流。
它不仅变⾰了传统电⼦电路组装的概念,其密度化,⾼速化,标准化等特点在电路组装技术领域占了绝对的优势。
对于推动当代信息产业的发展起了重要的作⽤,并成为制造现代电⼦产品必不可少的技术之⼀。
⽬前,它已经浸透到各个⾏业,各个领域,应⽤⼗分⼴泛。
⽬录⼀、 CSP技术介绍1.CSP技术的概念⼆、CSP技术的特点及分类1.CSP技术的特点2.CSP的基本结构及分类3.CSP封装技术展望三、CSP技术的应⽤1.CSP技术的障碍2. 电路板装配评估与试验载体设计3.CSP封装概况四、结论⼀、CSP技术介绍1.CSP技术的概念对于CSP,有多种定义:⽇本电⼦⼯业协会把CSP定义为芯⽚⾯积与封装体⾯积之⽐⼤于80%的封装;美国国防部元器件供应中⼼的J-STK-012标准把CSP定义为LSI封装产品的⾯积⼩于或等于LSI芯⽚⾯积的120%的封装;松下电⼦⼯业公司将之定义为LSI封装产品的边长与封装芯⽚的边长的差⼩于Imm的产品等。
这些定义虽然有些差别,但都指出了CSP产品的主要特点:封装体尺⼨⼩。
如今⼈们常见的⼀种关键技术是CSP(芯⽚尺⼨封装)。
CSP技术的魅⼒在于它具有诸多优点,如减⼩封装尺⼨、增加针数、功能⁄性能增强以及封装的可返⼯性等。
CSP的⾼效优点体现在:⽤于板级组装时,能够跨出细间距(细⾄0.075mm)周边封装的界限,进⼊较⼤间距(1,0.8,0.75,0.5,0.4mm)区域阵列结构。
已有许多CSP器件在消费类电信领域应⽤多年了,⼈们普遍认为它们是SRAM与DRAM、中等针数ASIC、快闪存储器和微处理器领域的低成本解决⽅案。
CSP可以有四种基本特征形式:即刚性基、柔性基、引线框架基和晶⽚级规模。
CSP技术可以取代SOIC和QFP器件⽽成为主流组件技术。
集成电路封装技术在电子学金字塔中的位置既是金字塔的尖顶又是金字塔的基座。
说它同时处在这两种位置都有很充分的根据。
从电子元器件(如晶体管)的密度这个角度上来说,IC代表了电子学的尖端。
但是IC又是一个起始点,是一种基本结构单元,是组成我们生活中大多数电子系统的基础。
同样,IC 不仅仅是单块芯片或者基本电子结构,IC的种类千差万别(模拟电路、数字电路、射频电路、传感器等),因而对于封装的需求和要求也各不相同。
本文对IC封装技术做了全面的回顾,以粗线条的方式介绍了制造这些不可缺少的封装结构时用到的各种材料和工艺。
集成电路封装还必须充分地适应电子整机的需要和发展。
由于各类电子设备、仪器仪表的功能不同,其总体结构和组装要求也往往不尽相同。
因此,集成电路封装必须多种多样,才足以满足各种整机的需要。
集成电路封装是伴随集成电路的发展而前进的。
随着宇航、航空、机械、轻工、化工等各个行业的不断发展,整机也向着多功能、小型化方向变化。
这样,就要求集成电路的集成度越来越高,功能越来越复杂。
相应地要求集成电路封装密度越来越大,引线数越来越多,而体积越来越小,重量越来越轻,更新换代越来越快,封装结构的合理性和科学性将直接影响集成电路的质量。
因此,对于集成电路的制造者和使用者,除了掌握各类集成电路的性能参数和识别引线排列外,还要对集成电路各种封装的外形尺寸、公差配合、结构特点和封装材料等知识有一个系统的认识和了解。
以便使集成电路制造者不因选用封装不当而降低集成电路性能;也使集成电路使用者在采用集成电路进行征集设计和组装时,合理进行平面布局、空间占用,做到选型恰当、应用合理。
为什么要对芯片进行封装?任何事物都有其存在的道理,芯片封装的意义又体现在哪里呢?从业内普遍认识来看,芯片封装主要具备以下四个方面的作用:固定引脚系统、物理性保护、环境性保护和增强散热。
下面我们就这四方面做一个简单描述。
1.固定引脚系统要让芯片正常工作,就必须与外部设备进行数据交换,而封装最重要的意义便体现在这里。
一种自动化集成电路整机测试系统,包括测试用电脑、自动插拔机构、温度控制装置及控制装置。
其中测试用电脑适于承载及测试受测集成电路,自动插拔机构可以将受测集成电路置入于测试用电脑上及将受测集成电路从测试用电脑上移去。
温度控制装置用以控制受测集成电路的温度。
控制装置电性连接测试用电脑及自动插拔机构,可以控制自动插拔机构的动作。
而测试用电脑于承载受测集成电路后构成一整机电脑,通过温度控制装置,可以将受测集成电路控制在预定的温度条件下,通过控制装置对该受测集成电路进行整机测试。
技术要求1.一种自动化集成电路整机测试系统,其特征是,该系统包括:至少一测试用电脑,其承载及测试至少一受测集成电路;至少一自动插拔机构,其将该受测集成电路置入于该测试用电脑上及将该受测集成电路从该测试用电脑上移去;至少一温度控制装置,其控制该受测集成电路的温度;以及至少一控制装置,电性连接该测试用电脑及该自动插拔机构,用以控制该自动插拔机构的动作及控制该测试用电脑的整机测试,其中,该测试用电脑于承载该受测集成电路后构成一整机电脑,而通过该温度控制装置,可以将该受测集成电路控制在预定的温度条件下,通过该控制装置对该受测集成电路进行整机测试。
2.如权利要求1所述的自动化集成电路整机测试系统,其特征是,还包括:一集成电路供应装置,置放未检测的多个受测集成电路;一集成电路分类装置,置放已检测的多个受测集成电路;以及一自动传送装置,其传送未检测的该些受测集成电路及已检测的该些受测集成电路,通过该自动传送装置及该自动插拔机构可以将未检测的该些受测集成电路从该集成电路供应装置中,依序置入到该测试用电脑上,以进行整机测试,然后再通过该自动传送装置及该自动插拔机构可以将已检测的该些受测集成电路传送到该集成电路分类装置上。
3.一种集成电路整机测试装置,其特征是,该装置包括:一测试用电脑,其承载及测试一受测集成电路,其中该测试用电脑承载该受测集成电路后构成一整机电脑,进行整机测试;至少一温度控制装置,其控制该受测集成电路的温度,通过该温度控制装置,可以将该受测集成电路控制在预定的温度条件下,对该受测集成电路进行整机测试;以及一输出装置,当该测试用电脑执行一预定测试程序时,通过该输出装置可以实时监控该测试用电脑的动态操作状态,以判断该受测集成电路的测试结果。
一种关于老炼试验过程状态监测方法的研究冯慧玲;陈真【摘要】老炼试验是能将早期失效剔除的无损试验技术,是集成电路筛选流程中重要的一环,试验过程中随时监测受试器件工作状态是提高试验水平的重要手段.主要研究如何在老炼试验过程中实时监测受试器件的工作状态.通过对受试器件输出波形进行采样隔离、频率处理,并与预定波形相比较,以判断器件是否正常工作,且具备监测异常自动报警的功能.实现了有效提高状态监测工作效率、成本低、使用维护简单的监测方法和装置,为提高筛选质量提供了可行的保障手段.【期刊名称】《电子与封装》【年(卷),期】2018(000)0z1【总页数】3页(P64-66)【关键词】老炼试验;单片机;信号处理;状态监测【作者】冯慧玲;陈真【作者单位】中国电子科技集团公司第五十八研究所,江苏无锡 214035;中国电子科技集团公司第五十八研究所,江苏无锡 214035【正文语种】中文【中图分类】TN3061 前言老炼试验是能将早期失效剔除的无损试验技术,老炼过程通过温度应力和电气应力两方面共同作用,对半导体器件进行苛刻的试验使故障尽早出现,从而发现剔除早期失效样品,提高集成电路的使用可靠性。
在军用集成电路研制的过程中,一般在初样阶段要进行一周时间加电老炼摸底来判断该产品是否满足正样要求;在集成电路提交鉴定检验前,所有产品要经过160 h的加电老炼筛选试验;在集成电路鉴定检验中,一部分抽取的样品要经受1000 h的加电老炼寿命考核试验。
老炼试验结束后,受试器件将进行电参数和功能测试,以检验老炼试验的效果。
如果老炼试验过程中插座接触不良、外围线路异常开路或短路,导致受试器件未能施加规定的电应力,老炼试验过程中未能使受试器件进入早期失效状态,试验后测试就不能剔除此类器件,使用后将对整机造成质量隐患,因此在老炼试验过程中随时观测受试器件的工作状态就显得尤为重要。
2 老炼过程监测设备的工作原理目前我国军用大规模集成电路老化试验参照的主要标准是《GJB548微电子器件试验方法和程序》方法1005.1稳态寿命和方法1015.1老炼试验。
1、描述集成电路工艺技术水平的五个技术指标及其物理含义⑴集成度(Integration Level):以一个IC芯片所包含的元件(晶体管或门/数)来衡量,(包括有源和无源元件)。
⑵特征尺寸(Feature Size) /(Critical Dimension):特征尺寸定义为器件中最小线条宽度(对MOS器件而言,通常指器件栅电极所决定的沟道几何长度),也可定义为最小线条宽度与线条间距之和的一半。
⑶晶片直径(Wafer Diameter):当前的主流晶圆的尺寸为12吋(300mm),正在向18吋(450mm)晶圆迈进。
⑷芯片面积(Chip Area):随着集成度的提高,每芯片所包含的晶体管数不断增多,平均芯片面积也随之增大。
⑸封装(Package):指把硅片上的电路管脚,用导线接引到外部接头处,以便于其它器件连接。
封装形式是指安装半导体集成电路芯片用的外壳。
2、简述集成电路发展的摩尔定律。
集成电路芯片的集成度每三年提高4倍,而加工特征尺寸缩小2倍,这就是摩尔定律。
当价格不变时,集成电路上可容纳的晶体管数目,约每隔18个月便会增加一倍,性能也将提升一倍3、集成电路常用的材料有哪些集成电路中常用的材料有三类:半导体材料,如Si、Ge、GaAs 以及InP 等;绝缘体材料,如SiO2、SiON 和Si3N4 等;金属材料,如铝、金、钨以及铜等。
/4、集成电路按工艺器件类型和结构形式分为哪几类,各有什么特点。
双极集成电路:主要由双极晶体管构成(NPN型双极集成电路、PNP型双极集成电路)。
优点是速度高、驱动能力强,缺点是功耗较大、集成度较低。
CMOS集成电路:主要由NMOS、PMOS构成CMOS电路,功耗低、集成度高,随着特征尺寸的缩小,速度也可以很高。
BiCMOS集成电路:同时包括双极和CMOS晶体管的集成电路为BiCMOS集成电路,综合了双极和CMOS器件两者的优点,但制作工艺复杂。
5、解释基本概念: 微电子、集成电路、集成度、场区、有源区、阱、外延微电子:微电子技术是随着集成电路,尤其是超大型规模集成电路而发展起来的一门新的技术。