位同步数字锁相环的原理与应用

锁相环的原理
锁相环是一种广泛应用于电子技术中的控制系统，它的原理是通过对输入信号进行频率和相位的调整，使得输出信号与参考信号保持同步。

锁相环的应用范围非常广泛，包括通信、雷达、测量、控制等领域。

锁相环的基本原理是将输入信号与参考信号进行比较，然后通过反馈控制来调整输出信号的频率和相位，使得输出信号与参考信号保持同步。

锁相环通常由相位检测器、低通滤波器、控制电路和振荡器等组成。

相位检测器是锁相环的核心部件，它的作用是将输入信号与参考信号进行比较，然后输出一个误差信号。

误差信号经过低通滤波器后，就可以得到一个控制信号，用来调整振荡器的频率和相位。

当输出信号与参考信号同步时，误差信号为零，此时锁相环达到稳定状态。

锁相环的应用非常广泛，其中最常见的应用是在通信系统中。

在数字通信系统中，锁相环可以用来对接收信号进行时钟恢复，从而保证数据的正确接收。

在模拟通信系统中，锁相环可以用来对信号进行解调和调制，从而实现信号的传输和接收。

除了通信系统，锁相环还广泛应用于雷达、测量和控制等领域。

在雷达系统中，锁相环可以用来对回波信号进行相位测量，从而实现目标的距离和速度测量。

在测量系统中，锁相环可以用来对信号进
行频率测量和相位测量，从而实现高精度的测量。

在控制系统中，锁相环可以用来对控制信号进行同步，从而实现高精度的控制。

锁相环是一种非常重要的控制系统，它的应用范围非常广泛。

通过对输入信号进行频率和相位的调整，锁相环可以实现信号的同步和控制，从而实现高精度的测量和控制。

随着科技的不断发展，锁相环的应用将会越来越广泛，为人类的生产和生活带来更多的便利和效益。

锁相环的原理,电路构成,及其在电路设计中作用锁相环的原理，电路构成，及其在电路设计中作用锁相环鉴相器环路滤波器锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。

它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。

构成：锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成。

在电路设计中的作用：自动完成两个电信号的相位的同步。

锁相环:为无线电发射中使频率较为稳定的一种方法,主要有VCO(压控振荡器)和PLL IC ,压控振荡器给出一个信号,一部分作为输出,另一部分通过分频与PLL IC所产生的本振信号作相位比较,为了保持频率不变,就要求相位差不发生改变,如果有相位差的变化,则PLL IC的电压输出端的电压发生变化,去控制VCO,直到相位差恢复!达到锁频的目的!!能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。

锁相环由鉴相器、环路滤波器和压控振荡器组成。

鉴相器用来鉴别输入信号Ui与输出信号Uo之间的相位差，并输出误差电压Ud 。

Ud 中的噪声和干扰成分被低通性质的环路滤波器滤除，形成压控振荡器（VCO）的控制电压Uc。

Uc作用于压控振荡器的结果是把它的输出振荡频率f。

拉向环路输入信号频率fi ，当二者相等时，环路被锁定，称为入锁。

维持锁定的直流控制电压由鉴相器提供，因此鉴相器的两个输入信号间留有一定的相位差。

锁相环最初用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。

20世纪50年代后期随着空间技术的发展，锁相环用于对宇宙飞行目标的跟踪、遥测和遥控。

60年代初随着数字通信系统的发展，锁相环应用愈广，例如为相干解调提取参考载波、建立位同步等。

具有门限扩展能力的调频信号锁相鉴频器也是在60年代初发展起来的。

在电子仪器方面，锁相环在频率合成器和相位计等仪器中起了重要作用.由于锁定情形下（即完成捕捉后）,该仿制的时钟信号相对于接收到的信号中的时钟信号具有一定的相差,所以很形象地称其为锁相器。

锁相电路（PLL）及其应用自动相位控制（APC）电路，也称为锁相环路（PLL），它能使受控振荡器的频率和相位均与输入参考信号保持同步，称为相位锁定，简称锁相。

它是一个以相位误差为控制对象的反馈控制系统，是将参考信号与受控振荡器输出信号之间的相位进行比较，产生相位误差电压来调整受控振荡器输出信号的相位，从而使受控振荡器输出频率与参考信号频率相一致。

在两者频率相同而相位并不完全相同的情况下，两个信号之间的相位差能稳定在一个很小的范围内。

目前，锁相环路在滤波、频率综合、调制与解调、信号检测等许多技术领域获得了广泛的应用，在模拟与数字通信系统中已成为不可缺少的基本部件。

一、锁相环路的基本工作原理1．锁相环路的基本组成锁相环路主要由鉴频器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分所组成，其基本组成框图如图3-5-16所示。

图1 锁相环路的基本组成框图将图3-5-16的锁相环路与图1的自动频率控制（AFC）电路相比较，可以看出两种反馈控制的结构基本相似，它们都有低通滤波器和压控振荡器，而两者之间不同之处在于：在AFC环路中，用鉴频器作为比较部件，直接利用参考信号的频率与输出信号频率的频率误差获取控制电压实现控制。

因此，AFC系统中必定存在频率差值，没有频率差值就失去了控制信号。

所以AFC系统是一个有频差系统，剩余频差的大小取决于AFC系统的性能。

在锁相环路（PLL）系统中，用鉴相器作为比较部件，用输出信号与基准信号两者的相位进行比较。

当两者的频率相同、相位不同时，鉴相器将输出误差信号，经环路滤波器输出控制信号去控制VCO ，使其输出信号的频率与参考信号一致，而相位则相差一个预定值。

因此，锁相环路是一个无频差系统，能使VCO 的频率与基准频率完全相等，但二者间存在恒定相位差（稳态相位差），此稳态相位差经鉴相器转变为直流误差信号，通过低通滤波器去控制VCO ，使0f 与r f 同步。

2．锁相环路的捕捉与跟踪过程当锁相环路刚开始工作时，其起始时一般都处于失锁状态，由于输入到鉴相器的二路信号之间存在着相位差，鉴相器将输出误差电压来改变压控振荡器的振荡频率，使之与基准信号相一致。

全数字锁相环原理及应用2011年11月18日摘要：锁相环是一种相位负反馈系统，它能够有效跟踪输入信号的相位。

随着数字集成电路的发展，全数字锁相环也得到了飞速的发展。

由于锁相精度和锁定时间这组矛盾的存在使得传统的全数字锁相环很难在保证锁定时间的情况下保证锁定精度。

鉴于此，本文对一些新结构的全数字锁相环展开研究，并用VHDL语言编程，利用FPGA仿真。

为解决软件无线电应用扩展到射频，即射频模块软件可配置的问题和CMOS工艺中由于电压裕度低、数字开关噪声大等因素,将射频和数字电路集成在一个系统中设计难度大的问题，本文尝试提出数字射频的新思路。

全数字锁相环是数字射频中最重要的模块之一，它不仅是发射机实现软件可配置通用调制器的基础，还是为接收机提供宽调频范围本振信号的基础。

本文针对数字射频中的数字锁相环的系统特性以及其各重要模块进行了研究。

关键词：全数字锁相环；锁定时间；锁定精度；PID控制；自动变模控制；数控振荡器；时间数字转换器；数字环路滤波器；FPGA；Principle and Application of all-digital phase-locked loopAbstract: Phase-Locked Loop is a negative feedback system that can effectively track the input signal’s phase. With the development of digital integrated circuits, all-digital phase-locked loop has also been rapidly developed. Because of the contradiction between the existence of phase-locked precision and phase-locked time, it makes the traditional all-digital phase-locked loop difficult to ensure the lock time meanwhile as well as phase-locked precision. So some new structures of all-digital phase-locked loop are analyzed in this paper and programmed in VHDL language with simulation under FPGA.In order to extend the application from radio to RF, which including RF modules software configurable problems and the difficulty to integrate RF and digital circuit in one system due to some factors contain the low voltage and large noise of the digital switches etc. This paper will try to put out a new thought for digital RF. All-digital phase-locked loop is one of the most important modules in digital RF. It is not only the foundation of transmitter which can be realized by software configurable general modulator, but also the foundation of receiver which can be provided wide range of local vibration signal. This paper particularly makes a study of the system character of tall-digital phase-locked loop and its vital modules.Keywords: ADPLL; Locked time; Locked precision; PID control; Auto modulus control; DCO;TDC; Digital Loop Filter; 1. 引言锁相环路是一种反馈控制电路,锁相环的英文全称是Phase-Locked Loop，简称PLL。

全数字锁相环原理及应用摘要：首先介绍全数字锁相环的结构，及各个模块的作用，接着讲述全数字锁相环的工作原理，然后介绍在全数字锁相环在调频和解调电路、频率合成器中的应用。

关键字：全数字锁相环数字环路鉴相器数字环路滤波器数字压控振荡器1.前言锁相环(PLL ，Phase Locked Loop 技术在众多领域得到了广泛的应用。

如信号处理，调制解调，时钟同步，倍频，频率综合等都应用到了锁相环技术。

传统的锁相环由模拟电路实现，而全数字锁相环(ADPLL ，All Digital Phase Locked Loop 与传统的模拟电路实现的PLL 相比，具有精度高且不受温度和电压影响，环路带宽和中心频率编程可调，易于构建高阶锁相环等优点，并且应用在数字系统中时，不需A/D 及D/A 转换。

随着通讯技术、集成电路技术的飞速发展和系统芯片的深入研究，全数字锁相环将会在其中得到更为广泛的应用。

2.全数字锁相环结构及原理图1 数字锁相环路的基本结构（1数字环路鉴相器（DPD ）数字鉴相器也称采样鉴相器，是用来比较输入信号与压控振荡器输出信号的相位，它的输出电压是对应于这两个信号相位差的函数。

它是锁相环路中的关键部件，数字鉴相器的形式可分为：过零采样鉴相器、触发器型数字鉴相器、超前—滞后型数字鉴相器和奈奎斯特速率取样鉴相器。

（2 数字环路滤波器（DLF ）数字环路滤波器在环路中对输入噪声起抑止作用，并且对环路的校正速度起调节作用。

数字滤波器是一种专门的技术，有各种各样的结构形式和设计方法。

引入数字环路滤波器和模拟锁相环路引入环路滤波器的目的一样，是作为校正网络引入环路的。

因此，合理的设计数字环路滤波器和选取合适的数字滤波器结构就能使DPLL 满足预定的系统性能要求。

（3 数字压控振荡器（DCO ）数控振荡器，又称为数字钟。

它在数字环路中所处的地位相当于模拟锁相环中的压控振荡器（VCO ）。

但是，它的输出是一个脉冲序列，而该输出脉冲序列的周期受数字环路滤波器送来的校正信号的控制。

锁相环的原理范文锁相环（Phase-Locked Loop，PLL）是一种广泛应用于电子通信、数字信号处理、时钟系统等领域的控制系统。

它的主要功能是将输入信号的相位和频率与参考信号进行比较，并通过反馈回路来控制输出信号的相位和频率，使得输出信号与参考信号保持同步。

锁相环通常由三个主要部分组成：相位比较器、环路滤波器和振荡器。

相位比较器是锁相环的核心部件之一，它用于将参考信号和输出信号的相位进行比较，并产生一个误差信号。

常见的相位比较器有两种类型：正弦相位比较器和数字相位比较器。

1.正弦相位比较器：在其中一个时间点上，正弦相位比较器通过对输入信号和参考信号进行正弦函数运算，得到一个差值信号。

这个差值信号产生的幅度与输入信号和参考信号之间的相位误差有关。

2.数字相位比较器：数字相位比较器将输入信号和参考信号分别转换为数字形式，并进行逐位比较。

根据比较结果，数字相位比较器产生一个误差信号，表示输入信号和参考信号之间的相位差。

相位比较器产生的误差信号被送入环路滤波器。

环路滤波器的作用是对误差信号进行滤波和放大，以产生控制信号。

常见的环路滤波器有积分环路滤波器和低通滤波器。

1.积分环路滤波器：积分环路滤波器将误差信号进行积分运算，以消除高频噪声和抑制低频误差。

积分环路滤波器的输出是一个连续的直流信号，用于控制振荡器的频率。

2.低通滤波器：低通滤波器用于滤除误差信号中的高频噪声，只保留低频成分。

低通滤波器的输出用于调节振荡器的相位。

振荡器是锁相环的另一个重要组成部分。

它根据控制信号产生输出信号，并将输出信号反馈给相位比较器，与参考信号进行比较。

根据比较结果，振荡器调整输出信号的频率和相位，使其逐渐与参考信号同步。

根据不同的应用场景，锁相环还可以加入除频器（频率分频器）、数字-模拟转换器等辅助功能，以实现更复杂的控制任务。

总结起来，锁相环通过相位比较器对输入信号和参考信号的相位进行比较，然后通过滤波器将误差信号转换成控制信号，最后通过振荡器产生同步相位的输出信号。

锁相环的原理、电路构成及其在电路设计中作用锁相：相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL（Phase Locked Loop）。

它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。

构成：锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成。

锁相环可以分为模拟锁相环和数字锁相环。

在电路设计中的作用：自动完成两个电信号的相位的同步。

锁相环:为无线电发射中使频率较为稳定的一种方法,主要有VCO(压控振荡器)和PLL IC（机电自动化控制系统）,压控振荡器给出一个信号,一部分作为输出,另一部分通过分频与PLL IC所产生的本振信号作相位比较,为了保持频率不变,就要求相位差不发生改变,如果有相位差的变化,则PLL IC的电压输出端的电压发生变化,去控制VCO,直到相位差恢复,达到锁频的目的。

它是能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。

鉴相器（又称相位比较器）用来鉴别输入信号Ui与输出信号Uo之间的相位差，并输出误差电压Ud 。

Ud 中的噪声和干扰成分被低通性质的环路滤波器滤除，形成压控振荡器的控制电压Uc。

Uc作用于压控振荡器的结果是把它的输出振荡频率f拉向环路输入信号频率fi，当二者相等时，环路被锁定，称为入锁。

维持锁定的直流控制电压由鉴相器提供，因此鉴相器的两个输入信号间留有一定的相位差。

环路滤波器它是滤波器中的一种类型，因为这种滤波器使用在环路中，因此得名环路滤波器，它是PLL(锁相环)电路中的重要组成部分，具有低通性质，滤除Ud 中的噪声和干扰成分。

压控振荡器指输出频率与输入控制电压有对应关系的振荡电路(VCO)，频率是输入信号电压的函数的振荡器VCO，振荡器的工作状态或振荡回路的元件参数受输入控制电压的控制，就可构成一个压控振荡器。

在锁相环环路中，输入控制电压是误差信号电压，压控振荡器是环路中的一个受控部件。

锁相环CD4046 原理及应用锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。

它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。

锁相环主要由相位比较器（PC）、压控振荡器（VCO）、低通滤波器三部分组成，如图1所示。

图1压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。

施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo 相比较，比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud。

这个平均值电压Ud朝着减小CO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。

这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。

当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO锁定在这个频率上。

锁相环应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。

过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。

图2是CD4046的引脚排列，采用16 脚双列直插式，各引脚功能如下：图2∙1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。

∙2脚相位比较器Ⅰ的输出端。

∙3脚比较信号输入端。

∙4脚压控振荡器输出端。

∙5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。