下载文档原格式
低介电常数的薄膜封装材料薄膜封装材料是电子元器件封装中的重要组成部分，它具有保护电子元器件、传导热量、隔绝噪声等功能。
在电子产品中，薄膜封装材料被广泛应用于集成电路(IC)、平板显示器(PDP/LCD)、LED显示屏、光纤通信等领域。
而低介电常数的薄膜封装材料在这些应用中起着至关重要的作用。
让我们了解一下什么是介电常数。
介电常数是衡量材料导电性能的指标，它表示材料在电场中的相对响应能力。
介电常数越低，表明材料对电场的响应能力越弱，电场在材料中传播的速度越快。
对于薄膜封装材料来说，低介电常数意味着它具有较低的电容性能，可以减少信号传输过程中的能量损耗和信号衰减。
低介电常数的薄膜封装材料具有以下几个重要的特点和优势：1. 低信号延迟：由于低介电常数材料的电场传播速度较快，信号传输的延迟时间较低，可以提高电子设备的工作效率和响应速度。
2. 低能量损耗：低介电常数材料具有较小的电容值，可以减少信号传输过程中的能量损耗，提高电子设备的能效比。
3. 优异的高频性能：低介电常数材料在高频信号传输中表现出色，可以提供更好的信号传输质量和稳定性，减少信号失真和干扰。
4. 优秀的绝缘性能：低介电常数材料具有良好的绝缘性能，可以有效隔离电子元器件之间的电场干扰，提高电路的稳定性和可靠性。
5. 良好的热稳定性：低介电常数材料通常具有较高的热稳定性，可以在高温环境下保持良好的性能，适用于高温工艺要求的封装应用。
在实际应用中，低介电常数的薄膜封装材料常用于高速通信设备、高频电子器件、微波射频器件等领域。
例如，在集成电路封装中，采用低介电常数薄膜封装材料可以减少信号传输的能量损耗和延迟，提高芯片的工作速度和可靠性。
低介电常数薄膜封装材料还可以用于平板显示器和LED显示屏的封装。
这些显示器件的高分辨率和快速刷新率要求信号传输的速度和质量都能得到保证，低介电常数材料的应用可以提高显示效果和稳定性。
低介电常数的薄膜封装材料在现代电子设备中具有重要的应用价值。
超大规模集成电路中低介电常数SiOF薄膜研究
王鹏飞;丁士进;张卫;张剑云;王季陶
【期刊名称】《半导体技术》
【年(卷),期】2001(26)1
【摘要】详细介绍了低介电常数的含氟氧化硅（ＳｉＯＦ）介质薄膜制备的工艺，并分析了试样的ＦＴＩＲ光谱，发现薄膜中大部分的氟以Ｓｉ－Ｆ键形式存在。
Ｃ－Ｖ特性测量表明薄膜介电常数随氟含量的增加而减小。
本文还进一步讨论了介电常数与氟原子含量之间的内在联系。
【总页数】3页(P37-39)
【关键词】化学汽相淀积;C-V特性;介电常数
【作者】王鹏飞;丁士进;张卫;张剑云;王季陶
【作者单位】复旦大学电子工程系CVD研究室
【正文语种】中文
【中图分类】TN47;O484.4
【相关文献】
1.超大规模集成电路铜布线扩散阻挡层TaN薄膜的制备研究 [J], 陈秀华;王莉红;
项金钟;吴兴惠;周桢来
2.硅基无源器件介电薄膜相对介电常数表征方法研究 [J], 王晓磊;马丁;秦臻;陈文彬;杨道国;蔡苗
3.SiO2薄膜红外波段介电常数谱的高斯振子模型研究 [J], 刘华松;杨霄;王利栓;姜
承慧;刘丹丹;季一勤;张锋;陈德应
4.超大规模集成电路中低介电常数薄膜的制备与检测技术 [J], 温梁;汪家友;杨银堂
5.高脂环含量低介电常数聚酰亚胺薄膜的制备与性能研究 [J], 杨洋;张燕;职欣心;皇甫梦鸽;姜岗岚;吴琳;刘金刚
因版权原因，仅展示原文概要，查看原文内容请购买。
半导体器件中的low-k技术（精选五篇）第一篇：半导体器件中的low-k技术半导体集成电路中的low-k技术摘要：随着芯片集成度的不断提高，RC时延、串扰噪声和功耗等越来越成为严重的问题。
low-k(低介电常数)技术在这样的背景下产生并逐渐应用到集成电路工艺中。
low-k材料代替SiO2能够进一步提高芯片的速度，但在low-k材料带来巨大技术优势的同时，也带来了一些技术性难题。
研究新型low-k材料并提升其相应的性能，将极大的促进集成电路的发展。
关键词: 集成电路 low-k技术低介电常数多孔材料前言随着超大规模集成电路(Very Large Scale Integration,VLSI)的高速发展，芯片的集成度不断提高，特征尺寸不断减小。
金属互连的多层布线导致金属导线的电阻、线间电容和层间电容增大，从而使RC延迟时间、串扰噪声和功耗等增加，这些问题成为集成电路进一步发展的制约因素[1,2]。
为了解决上述问题，提高芯片的速度，一方面用采用Cu金属互连线代替Al金属，减少电阻(Cu电阻率为1.75 ×10-8Ω·m，Al电阻率2.83 ×10-8Ω·m)。
另一方面用low-k电介质(k<3)代替SiO2(k=3.9~4.2)，降低金属互连层间绝缘层的介电常数k[3,4]。
90 nm工艺要求k = 3.0～2.9；65 nm工艺要求k = 2.8～2.7；45 nm 工艺要求k = 2.6～2.5[3]；32nm及以下工艺要求k值在2.4之下[5]。
因此，low-k技术已经成为集成电路领域的重点研究内容之一。
low-k技术的优势图1 分布电容示意图low-k技术就是就是寻找介电常数(k)较小的材料作为芯片内部电路层之间的绝缘介质ILD(Inter Layer Dielectrics，层间电介质)，防止各层电路的相互干扰，以提升芯片的稳定性和工作频率。
集成电路的速度由晶体管的栅延时和信号的传播延时共同决定，使用high-k材料可以有效地降低栅延时。
聚酰亚胺在集成电路中的应用解释说明以及概述1. 引言1.1 概述集成电路是现代电子技术中最重要的组成部分之一，其应用范围广泛，从个人消费电子产品到工业自动化系统都离不开集成电路。
而聚酰亚胺作为一种特殊的有机高分子材料，在集成电路制造过程中起着重要的作用。
本文旨在探讨聚酰亚胺在集成电路中的应用，并通过具体案例来介绍其功能和优势。
1.2 文章结构本文主要由引言、聚酰亚胺在集成电路中的应用解释说明、聚酰亚胺在集成电路中的具体应用案例以及结论四个部分组成。
首先，在引言部分我们将对文章进行概述，介绍文章所涵盖的主要内容和目的。
然后，我们将详细阐述聚酰亚胺在集成电路中的应用，并解释其特性以及在电子器件中的具体应用情况。
接下来，我们将通过几个具体案例展示聚酰亚胺在不同领域中的应用，如MEMS传感器封装、高速信号传输线和温度稳定性要求高的电子元件等。
最后，我们将总结聚酰亚胺在集成电路中的应用优势和限制，并展望其在未来集成电路发展趋势下的应用前景。
1.3 目的本文的目的是为读者提供一个全面了解聚酰亚胺在集成电路中应用情况的机会，并了解这种材料在不同领域中的实际应用案例。
我们希望读者通过阅读本文，能够深入了解聚酰亚胺在集成电路中的特性、优势和挑战，并对其未来发展趋势有一定的预测和展望。
同时，本文也旨在促进相关领域研究人员对聚酰亚胺应用进行更深入的研究和探索，推动集成电路技术的发展。
2. 聚酰亚胺在集成电路中的应用解释说明2.1 聚酰亚胺的特性聚酰亚胺是一种具有优异性能和多功能的高分子材料，广泛应用于集成电路（IC）行业。
聚酰亚胺具有以下特性：1) 优异的机械性能：聚酰亚胺具有出色的初始强度和刚度，并且在高温下表现出良好的稳定性和耐热性。
这使得它成为在集成电路中使用的理想材料。
2) 优秀的介电性能：聚酰亚胺材料具有低介电常数和低损耗因子，可以有效减少信号传输线上的信号衰减和交叉耦合。
3) 高温稳定性：聚酰亚胺对高温环境具有较好的抵抗能力，能够保持其物理、化学和电气特性，在极端工作条件下确保器件的可靠性。
介电常数是反映电介质在静电场作用下介电性质或极化性质的主要参数，通常用ε来表示。
它是一个相对的量，用于比较不同材料或不同频率下的电场响应。
介电常数可以分为静态介电常数和动态介电常数，静态介电常数是在低频或直流条件下测量的介电常数，而动态介电常数则涉及高频和变化频率下的介电常数。
介电常数的应用非常广泛，高介电常数的材料常被用作电容器和电介质，用于储存电荷或隔绝电场。
在电力设备中，介电常数对于确定设备的电气性能非常重要。
同时，介电常数的大小也与材料的极化行为有关，包括电荷迁移、电子极化和离子极化等。
不同用途的压电元件对压电材料的介电常数要求不同。
当压电材料的形状、尺寸一定时，介电常数可以通过测量压电材料的固有电容来确定。
根据物质的介电常数可以判别高分子材料的极性大小。
通常，相对介电常数大于3.6的物质为极性物质；相对介电常数在2.8～3.6范围内的物质为弱极性物质；相对介电常数小于2.8的为非极性物质。
在确定材料的介电常数时，需要考虑不同频率、不同湿度、不同温度等因素对测量结果的影响。
此外，还需要注意避免表面效应、体积效应和形状效应等对测量结果的影响。
因此，进行介电常数的测量时，需要选用合适的测试仪器和方法，并对测试条件进行严格控制。
电介质材料发展史
电介质材料的发展历史可以追溯到20世纪初，其发展历程主要经历了以下
几个阶段：
1. 初始阶段：电介质材料的发展始于无机非金属材料，如云母和玻璃等。
这些材料在当时被广泛用于制造电容器和其他电子元件。
2. 高介电常数化：随着电子技术的发展，人们开始追求高介电常数化的电介质材料，以提高电容器等电子元件的储能密度。
这一阶段出现了许多具有高介电常数的陶瓷材料，如滑石、金红石和钛酸钡等。
3. 新型电介质材料：随着科技的不断进步，人们开始探索新型的电介质材料，以提高电子元件的性能和稳定性。
这一阶段出现了许多具有特殊性能的电介质材料，如弛豫铁电陶瓷和压电陶瓷等。
4. 应用拓展：随着电介质材料的不断发展和完善，其应用领域也在不断拓展。
如今，电介质材料在通信、能源、军事等领域都有广泛的应用，如高频微波通信、电力能源、雷达和卫星通信等。
总的来说，电介质材料的发展历程是一个不断创新和进步的过程，其发展前景广阔，未来仍将有更多的新型电介质材料涌现出来，为人类的科技进步做出更大的贡献。
ABF载板的介电常数和介质损耗1. 引言ABF（Advanced Fan-Out）载板是一种新型的封装技术，广泛应用于集成电路的封装和互连领域。
在ABF载板的设计和制造过程中，介电常数和介质损耗是两个重要的物理特性。
本文将详细介绍ABF载板的介电常数和介质损耗的概念、影响因素以及相关的测试和优化方法。
2. 介电常数介电常数是材料对电场的响应能力的度量，它反映了材料对电磁波传播速度的影响。
对于ABF载板而言，介电常数的大小直接影响着信号传输的速度和传输线的阻抗匹配。
一般来说，介电常数越大，信号传输速度越慢，而介电常数越小，信号传输速度越快。
ABF载板的介电常数通常在1.5到4.0之间，具体取决于载板所采用的材料。
常见的ABF载板材料包括环氧树脂、聚酰亚胺等。
这些材料具有较低的介电常数，可以提供较快的信号传输速度。
3. 介质损耗介质损耗是指材料吸收电磁波能量的能力，它衡量了材料对电磁波传播的衰减程度。
对于ABF载板而言，介质损耗的大小直接影响着信号的衰减和信噪比。
一般来说，介质损耗越小，信号衰减越小，信噪比越高。
ABF载板的介质损耗通常在0.001到0.01之间，具体取决于载板所采用的材料和频率范围。
较低的介质损耗可以减少信号的衰减，提高信号的传输质量。
4. 影响因素ABF载板的介电常数和介质损耗受多种因素的影响，包括材料的选择、制造工艺和环境条件等。
4.1 材料的选择载板材料的选择对介电常数和介质损耗有重要影响。
一般来说，低介电常数和低介质损耗的材料更适合用于ABF载板的制造。
常见的低介电常数材料包括环氧树脂、聚酰亚胺等。
而低介质损耗的材料通常具有较低的损耗因子，如玻璃纤维增强聚酰亚胺。
4.2 制造工艺制造工艺对ABF载板的介电常数和介质损耗也有一定影响。
例如，材料的厚度、层间铜厚度、堆叠方式等因素都会影响介电常数和介质损耗的数值。
因此，在制造过程中需要严格控制这些参数，以确保载板的性能达到设计要求。
芯片层间介电层-回复芯片层间介电层（Interlayer Dielectric Layer in Chips）引言：在现代科技发展的浪潮下，人们对计算机性能的要求越来越高。
为了实现更强大的计算机处理能力，芯片的制造变得越来越复杂。
芯片层间介电层作为一项关键技术，扮演着重要角色。
本文将从介电层的定义、作用、制造工艺以及最新发展等方面进行全面探讨。
一、定义芯片层间介电层是一种位于芯片上不同层之间的绝缘层，旨在隔离不同功能层之间的电互相干扰。
介电层通常由绝缘材料制成，如二氧化硅、氮化硅等。
其主要作用是提供电隔离、降低电容和电阻、减少信号延迟等。
二、作用1. 电隔离：在芯片中存在不同功能层，如逻辑层、存储层等。
为了防止电信号在层与层之间相互干扰，介电层的主要作用就是提供电隔离。
通过使用绝缘材料作为介电层，可以有效阻止电流和信号的跨层传播，避免干扰问题。
2. 降低电容和电阻：在芯片中，电容和电阻是非常重要的性能参数。
芯片层间介电层所使用的绝缘材料通常具有较低的介电常数，从而实现降低电容的目标。
此外，在制造介电层的过程中，还可以通过控制材料的抛光程度和精度来降低电阻，提高信号传输效率。
3. 减少信号延迟：信号延迟是芯片性能中的一个重要指标。
芯片层间介电层的供电层和接地层之间的距离相对较长，信号在介电层中传播所需的时间较长，容易导致信号延迟问题。
为了提高芯片的工作速度，研究者通过不断优化介电层的材料和制造工艺，减少信号传输的时间延迟，提高芯片的性能。
三、制造工艺1. 介电材料的选择：在芯片制造中，最常用的介电材料是二氧化硅（SiO2）。
二氧化硅具有较高的绝缘性能和良好的化学稳定性，是制造芯片层间介电层的理想材料。
此外，氮化硅（Si3N4）和亚氮化硅（SiN）也被广泛应用。
2. 制造过程：芯片层间介电层的制造过程一般包括沉积、刻蚀和抛光等步骤。
首先，在芯片上进行介电层的沉积，常用的方法有化学气相沉积（CVD）和物理气相沉积（PVD）等。
低介电常数玻璃粉低介电常数玻璃粉: 高科技中的关键材料1. 引言低介电常数玻璃粉作为一种重要的高科技材料，在电子行业、通信领域以及光电科技中扮演着重要的角色。
它的独特特性使其成为了现代科技发展中不可或缺的一部分。
本文将带您深入探讨低介电常数玻璃粉的定义、应用及其在相关领域中的意义。
2. 低介电常数玻璃粉的概述低介电常数玻璃粉是一种具有低介电常数特性的微粒状材料。
通常，玻璃粉由硅酸盐基础材料制成，并具有较低的介电常数值。
介电常数是材料导电性能的关键指标，它描述了材料中电磁波传播速度的能力。
低介电常数意味着在特定频率下，电磁波能够更快地在材料中传播，从而提高了信号传输和通信效率。
3. 应用领域3.1 电子行业低介电常数玻璃粉在电子行业中具有广泛应用。
它被用作集成电路（IC）的绝缘材料，用于减少电路中的电磁干扰和信号损耗。
其低介电常数使电信号得以更快速地传播，从而提高了电路的运行速度和稳定性。
低介电常数玻璃粉还被广泛用于半导体制造中的介电层，以实现更高的集成度和更快的芯片运行速度。
3.2 光电科技在光电科技领域，低介电常数玻璃粉的应用也非常重要。
光纤通信系统中，玻璃粉常用于制造高速光纤的包覆层，以提供更低的光信号衰减和更高的信号传播效率。
低介电常数玻璃粉还可用于制造光学透镜和光学玻璃等光电器件，以满足高分辨率、高传输速率和高质量图像的需求。
3.3 通信领域低介电常数玻璃粉在通信领域中发挥着重要作用。
它可以用于制造基站射频器件的绝缘层，以降低电路之间的相互干扰和信号损耗。
低介电常数玻璃粉还可以用于制造高频射频微波电路的介电材料，提高通信设备的工作性能和稳定性。
4. 低介电常数玻璃粉的意义低介电常数玻璃粉的出现和应用对于现代科技的发展具有重要意义。
通过使用低介电常数玻璃粉作为材料，可以显著提高电子设备、光电器件和通信系统的性能和效率。
其高速传输、低信号损耗的特性对于提高信息传输的可靠性和速度至关重要。
低介电常数玻璃粉的应用还能够减少电子设备的能源消耗，降低对环境的影响。
超大规模集成电路中低介电常数介质研究进展集成电路发展，从1947年肖克利和他的两助手布拉顿、巴丁在贝尔实验室发明的世界上第一个晶体管算起，到今天也有60多年的时间了，其间各种创新，层出不穷。
集成电路技术发展的过去很多年一直遵循摩尔定律，而随着期间尺寸的缩小，摩尔定律也受到一定限制，因此，后摩尔定律就相应的被提出来。
然而器件尺寸是否会一直缩小，能否缩小到超过原子之间的限度，以及如果可能缩小到超过原子限度之后所带来的一些列串扰等问题，都需要我们进一步去探索。
不管遵循怎样的规则，目的都是为了缩小器件尺寸，减小功耗，增加集成度等，来进一步提升器件及电路本身性能。
可以预见，未来超大规模集成电路技术将会依赖于三个关键技术：1．精细加工（13nmEUV曝光、X射线曝光与分辨率增强技术）；2．互连线（0.13特征尺寸之后的铜互连与低K介质的可靠性）；3．新型器件结构和材料体系（金属栅氧化层高K材料、CMOS层间低K材料、SOI材料和应变Si）。
其中互连线技术中之所以会注重低K材料，因为低K材料在解决互连线中的RC延迟问题占有重要地位。
我们都知道摩尔定律指的是集成电路的集成度每3年提高约4倍，而特征尺寸缩小约1/2。
当特征尺寸减小到0.18um时，伴随金属连线截面和间距的减小，互联结构中的电阻和电容迅速增大，由此引起的互连延迟将超过电路的本征延迟，将成为制约集成电路性能的主要瓶颈。
在以往的集成电路中，一直都是使用铝或铝合金与二氧化硅的互连技术，因为SiO2具有极好的热稳定性和抗湿性，是金属互连线间的主要绝缘材料，而金属铝则是则是芯片中电路互连导线的主要材料。
但是随着集成电路技术的进步，具有高速度、高器件密度、低功耗及低成本的芯片越来越成为超大规模集成电路的主要产品。
此时，芯片中的导线密度不断增加，导线宽度和间距不断减小，互连中的电阻R和电容C所产生的寄生效应越来越明显，因此，以铝或铝合金与二氧化硅的互连技术已经面临很大的挑战。
尤其是当器件尺寸缩小到0.25um以后，克服阻容迟滞（RC Delay）而引起的信号传播延迟、线间干扰及功率耗散等，成为集成电路工艺技术发展不可回避的课题。
金属铜(Cu)的电阻率为（~1.7uΩcm），比金属铝的电阻率（~3.0uΩcm）低约40%，因而，铜线替代传统的铝线就成为集成电路工艺的发展方向。
如今，因为大马士革及双大马士革工艺的出现，铜线工艺已经成为集成电路工艺的重要领域。
与此同时，低K 材料代替传统的二氧化硅，也就成为集成电路工艺的又一必然选择。
因此，低电阻率的铜与低介电常数介质相结合的新型互连结构，就成为未来集成电路工艺技术发展的主流。
其中，低K 材料是这种新型互连结构的基础，成为超大规模集成电路和系统级集成电路开发中比不可少的关键材料。
国内外一些专家相继指出，低介电常数互连介质的研究已经成为发展高速、低功耗和多功能集成电路需要解决的瓶颈。
一．理论分析下面从理论的角度解释为什么低K 材料可改进互连延迟问题。
首先由图示来表明互连线之间的电阻，如图1所示图1 金属互连线间电阻示意图从图1的简单金属互连线示意图可以求出互连线间的电阻，一些参数也已经标出。
下面给出互连线间寄生电容的简单示意图，由图2可以看出各互连线间的线间电容和互连线的线层间电容。
这里我们只考虑相邻互连线间的电容，而忽略布线间距比较远的金属线。
L: 互连长度 T: 金属高度 W: 金属宽度=金属间距r: 金属电阻率 L W TW r T W L R ⨯=ρ图2 金属互连线间电容从图2中可以看到，我们只考虑最近邻的布线之间所带来的电容，而相邻比较远的之间布线电容，我们可以忽略不计，因此，总的电容由下述公式描述从总电容可以看出，低K 材料显然可以使电容减小。
RC 互连延迟：ρ(Al) = 3.0 u Ω cm ρ(Cu) = 1.7 u Ω cmk(oxide) = 4.0 k(low-k) = 2.7 k(air gap) = 1.0图3说明随着器件尺寸缩小，不同电阻率的金属和不同介电常数的介电材料对栅极延迟和RC 延迟的影响T W W T T Cv Cv Cl Cl cross-section of inter-connect system top metal layer bottom metal layer Interconnect layer T: 电介质厚度（=金属高度）平行板电容 d A k C 0 ε=A: 极板面积 d: 板间距离 k: 电介质常数 e0: 真空介电常数线间电容 W T L k C l ⨯=0 εT W L k C v ⨯=0 ε层间电容 )11( 2)(2220T W W T L k C C C v l +=+=ε)11( 2 2220T W L k delay RC +=ερ图3 栅极延迟vs RC 延迟二．低介电常数材料的特点及分类低K 材料大体可以分为无机和有机聚合物两种。
目前的研究认为，降低材料的介电常数主要有两种方法，其一是降低材料自身的极性，包括降低材料中电子极化率，离子极化率以及分子极化率。
在分子性降低的研究中，人们发现单位体积中的分子密度对降低材料的介电常数起着重要作用。
下式为分子极性与介电常数的Debye 方程：201233r e d r N u kT εααεε⎛⎫-=++ ⎪-⎝⎭式中，r ε材料的介电常数，0ε为真空介电常数，e α，d α分别为电子极化和分子形变极化，N 为分子密度。
可见，材料分子密度的降低有助于介电常数的降低。
关于降低材料密度的方法，其一是采用化学气相淀积法（CVD ）的方法在生长二氧化硅的过程中引入甲基（—CH 3），从而形成松散的SiOCH 薄膜，也称CDO （碳掺杂的氧化硅）。
其二是采用旋压方法将有机聚合物作为绝缘体材料用于集成电路工艺。
这种方法兼顾了形成低极性网络和高空隙密度两大特点，因而其介电常数可以降到2.6以下。
但致命缺点是机械强度差，热稳定也有待提高。
针对降低材料自身极性的方法，目前在0.18um技术工艺中广泛采用在二氧化硅中掺氟元素形成FSG（氟掺杂的氧化硅）来降低材料的介电常数。
氟是具有强负电性的元素，当掺杂到二氧化硅中后，可以降低材料中电子与离子极化，从而使材料的介电常数降低。
为进一步降低材料的介电常数，人们在二氧化硅中引入碳（C）元素：即利用形成Si—C及C—C键所联成的低极性网络来降低材料的介电常数。
3．一些常见的低介电常数介质图标1总结了研究较多的一些低介电常数介质极其制备方法表1 一些常见的低介电常数介质介质名称介电常数制备方法F-SiO2(FSG) 3.2-4.0 CVDSiCOF 2.5-2.7 PECVDSiOC(SiCOH) 2.3-2.8 PECVDHydrogenated 2.6-3.3 PECVDBN 3.7-6.0 CVDa-CN 2.4-3.6 PVDa-C:F 2.0-2.6 PECVDSiLK 2.7 Spin-onPolyimide 3.1-3.4 Spin-onF-Polyimide 2.6-2.9 Spin-onParylene-N 2.7 CVDParylene-F 2.4-2.5 CVDMethylsilazane 2.7 Spin-onFLARE 2.4-2.7 Spin-onOSG 2.6-2.9 Spin-onHSQ 2.9-3.2 Spin-onMSQ 2.5-3.0 Spin-on含F氧化硅(SiOF或FSG)薄膜是国际上研究最多的一种低介电常数介质。
其介电常数在3.2-4.0之间变化，与掺F有关。
F的掺入改变了氧化硅的结构，减少了电子极化，从而降低了介电常数。
这种薄膜保留了很多二氧化硅的优异性能，并且原料便宜，制备工艺与现有集成电路工艺兼容较好，目前已在一些0.18um的工艺中应用。
然而，这种材料的介电常数降低有限，而且在掺F较高时易吸湿而导致性能劣化，因而只是一种短期应用的低介电常数介质。
用等离子体化学气相淀积(PECVD)方法制备的硅碳氧氟(SiCOF)薄膜是一种性能优异的低介电常数介质。
控制薄膜组分及工艺条件可使其介电常数在2.5左右。
由于碳的作用，进一步降低了材料的介电常数，并且生成了憎水基因。
因而该薄膜性能稳定，不吸湿，漏电流小，击穿强度高。
更重要的是该薄膜制备工艺能与现有的集成电路工艺有很好的兼容性。
同时，该薄膜制备原料广泛，可以由工业上的常用原料正硅酸乙酯(TEOS)和八氟环丁烷(C4F8)制备。
从工艺和性能角度综合考虑，SiCOF薄膜是一种很有前景的低介电常数介质。
与SiCOF薄膜结构类似的SiOC也是一种性能良好的低介电常数介质。
有报道称，用PECVD法制备的该薄膜，介电常数在2.8左右。
SiOC薄膜也是一种在中短期内非常有应用前景的低介电常数介质。
甲基硅氧烷(MSQ)和氢化硅氧烷(HSQ)也是研究较多的低介电常数介质，它们的介电常数通常在2.5-2.9之间。
这两种介质则要用旋涂(Spin-on)工艺制备。
有机薄膜介电常数通常比较低，因而成为研究的焦点。
研究的较多的有聚对二甲苯、Teflon、聚奈、SiLK、FLARE以及一些含氟聚合物如氟化聚亚氨、氟化聚对二甲苯等。
然而由于聚合物的玻璃化温度通常较低，从而增加了它们在实际应用中的困难.非晶氟碳薄膜也是一种研究的非常多的低介电常数介质。
它兼有无机和有机的某些性质和结构，如良好的热稳定性和介电性能，介电常数为2.2左右。
并且制备方面，可以由等离子体化学气相淀积方法制备。
还有一些多孔介质如气凝胶、干凝胶、多孔Teflon等超低常数介质，这些材料的介电常数通常都在2.0以下，甚至低到1.1.但由于含有较多的气孔，机械性能往往不是很好，难以在集成电路工艺中应用。
4．低介电常数的性能要求SiO2的介电常数在3.9-4.3之间，制备方法不同而有些变化。
低介电常数介质材料是相对于SiO2来说的，这些材料的介电常数必须低于SiO2的介电常数。
除了介电常数的考虑以外，为了能够在集成电路工艺中应用，还必须考虑以下性能。
通常包含以下几个方面：（一）材料的化学和物理性能，如化学成键结构和组成、残余应力、密度、热处理时的收缩性、对水的吸附性、刻蚀速率、杂质、台阶覆盖率以及平整性；（二）热学性能，如热稳定性、如处理循环过程中热应力的变化等；（三）电学性质，即漏电流、击穿强度、相对介电常数和介电损耗。
表2列出了对低介电常数材料性能的一般要求，其中材料的介电常数是首先考虑的因素，即材料的介电常数要足够低表2 低介电常数介质材料的性能要求电性能化学性质机械性能热性质低介电常数抗化学腐蚀性厚度均匀高热稳定性低介电损耗良好的刻蚀选择性好的粘附性低热膨胀系数低漏电流低吸湿性低应力低热收缩性高电场强度低气体渗透性高硬度高热导率高可靠性不与金属发生反应低收缩性低热失重保存期限长高张力模量不污染环境虽然目前研究的低介电常数种类很多，但是还没有找到一个性能及工艺两方面都很满意的介质。
