浅谈VHDLVerilog的可综合性以及对初学者的一些建议

VerilogHDL和VHDL的区别VHDL和Verilog HDL 的区别低层次建模VHDL和Verilog HDL都可以描述硬件，然后，在低层次硬件描述上VERILOG HDL好于VHDL。

这是因为Verilog HDL最初就是⽤来创建和仿真逻辑门电路的。

实际上，Verilog HDL有内置的门或者是低层次的逻辑门，因此，设计者能够⽤Verilog代码实例门电路⽽在VHDL中不可以。

Verilog的门级元件有：and, nand, or, nor, xor, xnor, buf, not, bufif0, notif0, bufif1, notif1, pullup, pulldown.Verilog的开关级元件有：pmos, nmos, rpmos, rnmos, cmos, rcmos, tran, rtran, tranif0, rtranif0, tranif1, rtranif1.更加重要的是，Verilog⽀持⽤户⾃定义元件，因此，设计者可以定义他们⾃⼰的单元元件。

这个特点对于ASIC的设计者来说是必须和受欢迎的。

VHDL同样有⼀些低层次的嵌⼊式的逻辑门，如NOT, AND, NAND, OR, NOR, XOR, XNOR.举例如下：or u1(x,y,z); (in Verilog) <=> x <= y OR z; in VHDLand u2(i1,i2,i3); (in Verilog) <=> i3 <= i2 AND i3; in VHDL⾼层次建模另⼀⽅⾯，在⾼层次硬件建模⽅⾯，VHDL⽐Verilog HDL要强。

VHDL⽐Verilog HDL提供了更多的特点和构造结构，这些使得VHDL更适合⾼层次建模。

在⽐较VHDL和Verilog后，以下⼏个主要不同的特点来⽀撑⾼层次建模。

1、在VHDL中，⽤户⾃定义数据类型Verilog有⾮常简单的数据类型，这些数据类型全部由Verilog语⾔⾃⼰定义（⽤户不能⾃⼰定义数据类型）。

fpga的编程方法FPGA（Field-Programmable Gate Array）是一种可编程的逻辑器件，能够根据用户的需求进行编程，实现各种不同的功能。

FPGA的编程方法有多种，包括硬件描述语言和图形化编程工具。

本文将介绍几种常用的FPGA编程方法，并对其特点和应用进行详细阐述。

一、硬件描述语言（HDL）硬件描述语言是一种用于描述数字电路的语言，常用的HDL有VHDL （VHSIC Hardware Description Language）和Verilog。

这种编程方法将硬件电路抽象为逻辑门、寄存器等基本元素，并通过编写代码来描述它们之间的连接关系和功能。

HDL具有描述精确、灵活性强的特点，适用于复杂的电路设计和开发。

使用HDL进行FPGA编程的过程大致包括以下几个步骤：1. 设计电路结构：根据需求和功能设计电路的逻辑结构，包括各个模块的功能和连接关系。

2. 编写HDL代码：使用VHDL或Verilog编写描述电路结构和功能的代码，包括模块实例化、信号赋值、时序控制等。

3. 综合与布局：将HDL代码综合为门级网表，然后进行布局布线，生成可配置的FPGA逻辑电路。

4. 下载与调试：将生成的逻辑电路下载到FPGA芯片中，并进行功能验证和调试。

二、图形化编程工具除了使用HDL进行编程，FPGA的编程方法还包括使用图形化编程工具，如LabVIEW FPGA和Xilinx System Generator等。

这些工具提供了可视化的界面，用户只需通过拖拽和连接图形元件，即可完成对FPGA的编程。

图形化编程工具的使用过程相对简单，适合初学者或对硬件电路编程不熟悉的人。

用户只需选择所需的功能模块，将其拖入工作区域，并通过连接线将各个模块连接起来。

然后，通过配置模块的参数和时序，即可生成对应的FPGA逻辑电路。

三、特殊领域的FPGA编程方法除了传统的HDL和图形化编程工具，还有一些特殊领域的FPGA编程方法。

一、HDL不是硬件设计语言过去笔者曾碰到过不少VHDL或Verilog HDL的初学者问一些相似的问题，诸如如何实现除法、开根号，如何写循环语句等等。

在这个论坛上，也时常能看到一些网友提出这一类的问题。

对于这些问题，首先要明确的是VHDL和Veriglog并非是针对硬件设计而开发的语言，只不过目前被我们用来设计硬件。

HDL是Hardware Description Language的缩写，正式中文名称是“硬件描述语言”。

也就是说，HDL并不是“硬件设计语言(Hardware Design Langu age)”。

别看只差这一个单词，正是这一个单词才决定了绝大部分电路设计必须遵循RTL的模式来编写代码，而不能随心所欲得写仅仅符合语法的HDL代码。

二、HDL的来历之所以是“硬件描述语言”，要从HDL的来历说起。

VHDL于1980年开始在美国国防部的指导下开发，完成于1983年，并于1987年成为IEEE 的标准。

当初开发这种语言，是出于美国国防部采购电子设备的需要。

美军的装备采购自私人企业，时常要面对这样一种风险：如果某种武器大量装备部队，而其中某个零件的供应商却在几年后倒闭了，那这种武器的再生产、维修和保养都会出现大问题。

而电子设备、尤其是集成电路的内部结构较为复杂，若出现前面所说的情况要找其他公司生产代用品非常困难。

于是美国防部希望供应商能以某种形式留下其产品的信息，以保证一旦其破产后能由其他厂商迅速生产出代用品。

显然，当初的设计文档显然是不能交出来的，这在美国会涉及商业机密和知识产权问题。

于是美国防部就想出了一种折衷的方法——描述硬件的语言，也就是VHDL。

通过VHDL，供应商要把自己生产的集成电路芯片的行为描述出来：比如说，加了什么样的信号后过多少时间它能输出什么等等。

这样，如果有必要让其他厂商生产代用品，他们只需照着VHDL 文档，设计出行为与其相同的芯片即可。

这样的代用品相当于是新厂商在不了解原产品结构的情况下独立设计的，所以不太会涉及知识侵权。

FPGA核心知识详解（3）：那些让FPGA初学者纠结的仿真核心提示：对于FPGA初学者而言，如何正确了解并理解FPGA的仿真是关键。

应广大FPGA初学者和爱好者要求，编辑根据多名在FPGA领域有过多年工作经验的前辈介绍，特此为大家整理并分享以下关于FPGA各种仿真的简洁介绍。

若大家有任何需要补充的或本文有任何不当之处，欢迎在评论中加以说明。

同时也可加入FPGA技术交流群（QQ：263281510）跟大家一起探讨，更欢迎大家加入论坛参与互动。

初学者学习FPGA，必定会被它的各种仿真弄的晕头转向。

比如，前仿真、后仿真、功能仿真、时序仿真、行为级仿真、RTL级仿真、综合后仿真、门级仿真、布局布线后仿真等。

Quartus和Modelsim软件的仿真形式Quartus II有两种仿真形式：1、功能仿真；2、时序仿真。

Quartus II调用Modelsim的两种仿真形式为：1、RTL级仿真；2、Gate-level仿真。

以下内容均经过资料查证，详细如下：理解方法一当用quartus进行仿真时，分为功能仿真（al）和时序仿真（TIming）；当用Modelsim-Altera时，分为功能仿真（RTL）、综合后仿真（post-synthesis）和布局布线仿真（Gate-level）。

其中，功能仿真又称为前仿真，布局布线仿真又称为后仿真。

注：此处的功能仿真（RTL）与1中的功能仿真（al）是不一样的，前者是HDL级仿真，后者是门级网表的功能仿真。

（1）当在quartus中调用Modelsim-Altera进行RTL仿真时（前提是在第三方仿真工具中选择Modelsim-Altera），步骤如下：a）编写源文件和测试文件；b）Assignment-》setTIng-》simulaTIon-》不选中run gate leve simulaTIon.。

..。

，选中nativelink-》添加测试文件，填写文件名；c）start analysiselabration；。

共41页资源类别： HDL 语言内部公开1.0密级版本文档编号文档中心Verilog HDL 入门教程(仅供内部使用)yyyy/mm/dd日期：批准：日期：中研基础批准：2004.8.3日期：中研基础拟制：版权所有 不得复制修订记录初稿完成1.002004.8.3作者描述修订版本日期绝密请输入文档编号Verilog HDL 入门教程2004-08-16第2页，共41页版权所有，侵权必究目 录285 结构建模..............................................................274.8 case 语句. (25)4.7 条件语句 (25)4.6.6 连接运算符 (25)4.6.5 条件运算符 (24)4.6.4 按位逻辑运算符 (23)4.6.3 逻辑运算符 (22)4.6.2 关系运算符 (21)4.6.1 算术运算符 (21)4.6 运算符和表达式 (20)4.5.2 寄存器类型 (20)4.5.1 线网类型 (20)4.5 数据类型 (18)4.4.2 常量 (18)4.4.1 值集合 (18)4.4 数字值集合 (18)4.3 格式 (17)4.2 注释 (17)4.1.3 书写规范建议 (17)4.1.2 关键词 (17)4.1.1 定义 (17)4.1 标识符 (17)4 Verilog HDL 基本语法....................................................163.3.4 混合设计描述.. (15)3.3.3 行为描述方式 (14)3.3.2 数据流描述方式 (12)3.3.1 结构化描述方式 (12)3.3 三种建模方式 (11)3.2 时延 (11)3.1.3 模块语法 (10)3.1.2 模块的结构 (9)3.1.1 简单事例 (9)3.1 模块 (9)3 Verilog HDL 建模概述.....................................................72.4.2 能力. (7)2.4.1 历史 (7)2.4 Verilog HDL 简介 (6)2.3 设计方法学 (6)2.2 硬件描述语言 (5)2.1 数字电路设计方法 (5)2 HDL 设计方法学简介......................................................51 前言...................................................................绝密请输入文档编号Verilog HDL 入门教程2004-08-16第3页，共41页版权所有，侵权必究4010 附录A Verilog 保留字...................................................399 习题..................................................................398 其他方面..............................................................377.4 行为建模具体实例...................................................367.3 过程赋值语句......................................................357.2 顺序语句块........................................................357.1 简介.............................................................357 行为建模..............................................................346.3 数据流建模具体实例.................................................346.2 阻塞赋值语句......................................................346.1 连续赋值语句......................................................346 数据流建模............................................................315.4 结构化建模具体实例.................................................295.3 实例化语句........................................................285.2 模块端口..........................................................285.1 模块定义结构......................................................绝密请输入文档编号Verilog HDL 入门教程2004-08-16第4页，共41页版权所有，侵权必究Verilog HDL 入门教程关键词：摘 要：本文主要介绍了Verilog HDL 语言的一些基本知识，目的是使初学者能够迅速掌握HDL设计方法，初步了解并掌握Verilog HDL 语言的基本要素，能够读懂简单的设计代码并能够进行一些简单设计的Verilog HDL 建模。