下载文档原格式
目录1课程设计的目的与作用...................................... 错误!未定义书签。
2设计任务.................................................. 错误!未定义书签。
2.1加法计数器........................................... 错误!未定义书签。
2.2序列信号发生器....................................... 错误!未定义书签。
2.3 256进制的加法器..................................... 错误!未定义书签。
3设计原理.................................................. 错误!未定义书签。
3.1加法计数器........................................... 错误!未定义书签。
3.2序列信号发生器 (2)3.3用集成芯片设计一个256进制的加法器 (2)4实验步骤 (3)4.1加法计数器 (3)4.2序列信号发生器 (7)4.3用集成芯片设计一个256进制的加法器 (9)5仿真结果与分析 (11)6设计总结与体会 (11)7参考文献.................................................. 错误!未定义书签。
1课程设计的目的与作用1.了解同步计数器及序列信号发生器工作原理；2.掌握计数器电路的分析，设计方法及应用；3.掌握序列信号发生器的分析，设计方法及应用2 设计任务2.1加法计数器1.设计一个循环型3位2进制加法计数器，其中无效状态为（000，001），组合电路选用与门和与非门等。
2.根据自己的设计接线。
3.检查无误后，测试其功能。
2.2序列信号发生器1.设计一个能循环产生给定序列的序列信号发生器，其中发生序列（0001），组合电路选用与门和与非门等。
学号：课程设计题目数字逻辑设计题目二位二进制计数器计数器学院计算机科学与技术专业计算机科学与技术班级姓名指导教师周德仿2011 年03 月7 日武汉理工大学课程设计报告书目录一、课程设计任务书 (2)（一）课程设计题目 (2)（二）要求完成设计的主要任务 (2)（三）课程设计进度安排 (2)二、课程设计正文 (3)1课程设计目的 (3)2 题目理解分析和功能描述 (3)3 逻辑电路设计具体步骤 (4)3.1 第1步，根据逻辑功能要求，作出原始状态图和原始状态表 (4)3.2 第2步，求出激励函数和输出函数表达式 (5)3.3 第3步，根据激励函数表达式，画出逻辑电路图 (7)4设计中使用的集成电路名称及引脚编号 (7)4.1 集成电路74 LS 04 引脚编号 (7)4.2集成电路74 LS 08 引脚编号 (8)4.3集成电路74 LS 32引脚编号 (8)4.4 集成电路74LS 86 引脚编号 (8)4.5集成电路74 LS 74 引脚编号 (9)5 三位二进制模5（加1加2）计数器的连接 (9)5.1 调试和测试同步时序逻辑电路和组合逻辑电路参考事项 (9)5.2 计数器的连接 (9)6 集成电路连接图和实验现象 (10)6.1集成电路连接图 (10)6.2实验现象及调试和测试 (10)7 三位二进制模5计数器设计总结和心得 (11)7.1 三位二进制模5计数器设计总结 (11)7.2 课程设计心得 (11)三、本科生课程设计成绩评定表 (12)1课程设计任务书学生姓名学生专业班级计算机指导教师周德仿学院名称计算机科学与技术学院题目：三位二进制加1计数器初始条件：使用D触发器( 74 LS 74 )、“与”门( 74 LS 08 )、“或”门( 74 LS 32 )、非门( 74 LS 04 )，设计三位二进制加1计数器。
要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）1．能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。
课 程 设 计题 目 数字逻辑 设计题目 三位二进制模五计数器 学 院 计算机科学与技术专 业 班 级 姓 名 指导教师2011 年月日学 号：课程设计任务书学生姓名学生专业班级指导教师学院名称计算机科学与技术学院一、题目：三位二进制模5计数器。
当外部输入X = 1时，计数器加2计数；外部输入X = 0时，计数器加1计数。
“模5”为逢“5”进1计数。
原始条件：使用D触发器( 74 LS 74 )、“与”门( 74 LS 08 )、“或”门( 74 LS 32 )、非门( 74 LS 04 )，设计三位二进制模5计数器。
二、要求完成设计的主要任务如下：1．能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。
2．使用同步时序逻辑电路的设计方法，设计三位二进制模5计数器。
写出设计中的三个过程。
画出课程设计图。
3．根据74 LS 74、74 LS 08、74 LS 32、74 LS 04集成电路引脚号，在设计好的三位二进制模5计数器电路图中标上引脚号。
4．在试验设备上，使用74 LS 74、74 LS 08、74 LS 32、74 LS 04集成电路连接、调试和测试三位二进制模5计数器电路。
三、课程设计进度安排：序号课程设计内容所用时间1 设计三位二进制模5计数器电路 1天2 电路连接、调试和测试 3天3 分析总结设计，撰写课程设计 1天合计 5天指导教师签名：2011年月日系主任（责任教师）签名：2011年月日三位二进制数模5计数器1 设计目的1、深入了解与掌握同步时序逻辑电路的设计过程；2、了解74LS74、74LS08、74LS32、74LS86及74LS04集成电路的功能；3、能够根据电路图连接好实物图，并实现其功能。
学会设计过程中的检验与完善。
2 题目理解和功能描述用数字逻辑实验板和若干集成芯片实现如下功能：利用逻辑电平区域中八盏灯的前四盏作为实验的输入和输出。
思考题5.1 如何设计二进制同步加法计数器？5.2 如何设计多功能移位寄存器？5.3 如何用74194实现数据的串行－并行或并行－串行转换？5.4 利用移位寄存器和一位全加器，如何实现累加器功能？5.5 实现任意进制计数器的反馈复位法有什么缺点？5.6 同步时序电路分析的主要步骤是什么？5.7 同步时序电路设计的主要步骤是什么？5.8 什么是移位型序列信号发生器？习题5.1 图P5.1为由JK触发器组成的移位寄存器。
⑴假定要串行输入数码101，说明其工作过程，画出波形图（输入波形应与CP脉冲同步），说明这时并行输入控制信号时高电平还是低电平。
⑵假定要并行输入数码A=0,B=1,C=0,说明工作过程。
A B C图P5.1图 P5.1解：(1) 串行输入时,并行输入控制信号为“0”,在串行输入端依次加入1→0→1,在CP 脉冲作用下作右移操作.(同步工作,图略)(2) 并行输入时,并行输入控制信号为“1”,当ABC加010时,Q0Q1Q2立即被置为010.(异步工作)5.2试用维持阻塞结构D 触发器、与非门和一个2线—4线译码器设计一个四位移位寄存器，移位寄存器的功能表如图P5.2所示。
解：以i 单元示意(左侧为i-1单元，右侧为i+1单元D i S B S A5.3 参照串行累加器示意图（见图 5.12），用两片移位寄存器74194、一个全加器、一个D触发器及少量逻辑门，设计一个四位累加器，画出逻辑图。
5.4 试用四个维持阻塞结构JK 触发器组成一个四位二进制异步减法计数器。
解：用JK 触发器的CP 下降沿触发，构成的异步二进制减法计数器的i CP 接1i Q5.5 试分析图P5.5所示计数器，画出状态图，说明计数器的模。
CP解: 0011→0100→0101→0110→0111→1000→1001→0011 (模7计数器).5.6 试分析图P5.6所示电路的功能，画出在CP 作用下c f 的波形。
电学实验报告模板实验原理1．触发器的触发方式（1）电平触发方式电平触发方式的特点是：CP = 1时，输出与输入之间通道“透明”，输入信号的任何变化都能引起输出状态的变化。
当CP = 0时，输入信号被封锁，输出不受输入影响，保持不变。
（2）边沿触发方式边沿触发方式的特点是：仅在时钟CP信号的上升沿或下降沿才对输入信号响应。
触发器的次态仅取决于时钟CP信号的上升沿或下降沿到达时输入端的逻辑状态，而在这以前或以后，输入信号的变化对触发器输出端状态没有影响。
2. 边沿触发器（1）边沿D触发器图1 上升沿触发D触发器图1所示为上升沿触发D触发器的逻辑符号。
上升沿触发D触发器的特性表如表1所示。
表1 上升沿D触发器特性表D触发器的特性方程为：Q^(n+1) = D1.同步触发器的异步置位复位端电平触发器和边沿触发器都在CP时钟信号的控制下工作，这种工作方式称之为“同步”。
也把这类触发器称为同步触发器，以区别于基本RS触发器。
在小规模集成电路芯片中，触发器既能同步工作，又兼有基本RS触发器的功能。
例如。
图2所示的触发器。
这是上升沿触发D触发器，其中，SD(-)和RD(-)是异步置位复位端。
只图2 带有异步置位复位端的D触发器要在SD(-)或RD(-)加入低电平，立即将触发器置“1”或置“0”，而不受时钟信号CP和输入信号D的控制。
只有当SD(-)或RD(-)均处于高电平时，触发器才正常执行上升沿触发D触发器的同步工作功能。
实验仪器实验内容及步骤1.测试双D触发器74LS74的逻辑功能（1）74LS74引脚图图3 74LS74引脚图图3所示为集成电路芯片74LS74的引脚图。
芯片包含两个带有异步置位复位端的上升沿D触发器。
（1）测试74LS74的逻辑功能图4 测试74LS74的逻辑功能实验电路按照图4连接电路。
D触发器的Q和Q(-)（芯片5和6号引脚）各接一个发光二极管用以观察触发器的输出逻辑电平。
按照上面测试74LS112的逻辑功能同样的方法和步骤，测试74LS74的逻辑功能，将实验数据记录在表2。
同步计数器的设计实验报告同步计数器的设计实验报告篇一：实验六同步计数器的设计实验报告实验六同步计数器的设计学号：姓名：一、实验目的和要求1．熟悉JK触发器的逻辑功能。
2．掌握用JK触发器设计同步计数器。
二、实验仪器及器件三、实验预习1、复习时序逻辑电路设计方法。
⑴逻辑抽象，得出电路的状态转换图或状态转换表①分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。
通常都是取原因（或条件）作为输入逻辑变量，取结果作输出逻辑变量。
②定义输入、输出逻辑状态和每个电路状态的含意，并将电路状态顺序编号。
③按照题意列出电路的状态转换表或画出电路的状态转换图。
通过以上步骤将给定的逻辑问题抽象成时序逻辑函数。
⑵状态化简①等价状态：在相同的输入下有相同的输出，并且转换到同一次态的两个状态。
②合并等价状态，使电路的状态数最少。
⑶状态分配①确定触发器的数目n。
因为n个触发器共有2n种状态组合，所以为获得时序电路所需的M个状态，必须取2n1＜M2n②给每个电路状态规定对应的触发器状态组合。
⑷选定触发器类型，求出电路的状态方程、驱动方程和输出方程①根据器件的供应情况与系统中触发器种类尽量少的原则谨慎选择使用的触发器类型。
②根据状态转换图（或状态转换表）和选定的状态编码、触发器的类型，即可写出电路的状态方程、驱动方程和输出方程。
⑸根据得到的方程式画出逻辑图⑹检查设计的电路能否自启动①电路开始工作时通过预置数将电路设置成有效状态的一种。
②通过修改逻辑设计加以解决。
⑺设计步骤简图图3 设计步骤简图2、按实验内容设计逻辑电路画出逻辑图。
设计思路详情见第六部分。
电路图如下：四、实验原理1．计数器的工作原理递增计数器----每来一个CP，触发器的组成状态按二进制代码规律增加。
递减计数器-----按二进制代码规律减少。
双向计数器-----可增可减，由控制端来决定。
2．集成J-K触发器74LS73⑴符号：图1 J-K触发器符号⑵功能：表1 J-K触发器功能表⑶状态转换图：图2 J-K触发器状态转换图⑷特性方程：Qn1JQnKQn⑸注意事项：①在J-K触发器中，凡是要求接“1”的，一定要接高电平（例如5V），否则会出现错误的翻转。
第一部分数字电子课程设计成绩评定表课程设计任务书目录1 课程设计的目的与作用 (1)1.1设计目的及设计思想 (1)1.2设计的作用 (1)1.3 设计的任务 (1)2 所用multisim软件环境介绍 (1)3 三位二进制同步加法计数器设计 (3)3.1 基本原理 (3)3.2 设计过程 (3)4序列信号发生器的设计 (6)4.1 基本原理 (6)4.2 设计过程 (6)5串行序列检测器电路设计 (7)5.1 基本原理 (7)5.2 设计过程 (8)6 仿真结果分析 (11)6.1 三位二进制同步加法计数器仿真 (11)6.2 序列信号发生器（发生序列100101）的仿真 (14)6.3 0110串行序列检测器电路设计 (17)7 设计总结和体会 (23)8 参考文献 (23)1 课程设计的目的与作用1.1设计目的及设计思想根据设计要求设计三位二进制加法计数器和序列信号发生器，加强对数字电子技术的理解,进一步巩固课堂上学到的理论知识。
了解计数器和序列信号发生器的工作原理。
1.2设计作用通过multisim软件仿真电路可以使我们对计数器和序列信号发生器有更深的理解。
学会分析仿真结果的正确性，与理论计算值进行比较。
通过课程设计，加强动手，动脑的能力。
1.3设计任务1.设计一个三位二进制同步加法计数器，要求无效状态为001,110。
2.设计一个序列信号发生器，要求发生序列100101。
2 所用multisim软件环境介绍multisim软件环境介绍Multisim是加拿大IIT公司（Interrative Image Technologies Ltd）推出的基于Windows的电路仿真软件，由于采用交互式的界面，比较直观、操作方便，具有丰富的元器件库和品种繁多的虚拟仪器，以及强大的分析功能等特点，因而得到了广泛的引用。
针对不同的用户，提供了多种版本，例如学生版、教育版、个人版、专业版和超级专业版。
其中教育版适合高校的教学使用。
目录1 数字电子设计部分 (1)1.1课程设计的目的 (1)1.2设计的总体框图 (1)1.3设计过程 (1)1.4设计的逻辑电路图 (7)1.6实验仪器 (10)1.7实验结论 (10)1.8参考文献 (11)2 模拟电子设计部分 (11)2.1 课程设计的目的与作用: (11)2.2 设计任务、及所用multisim软件环境介绍 (11)2.3 差分放大电路 (12)2.3.1长尾式差分放大电路 (12)2.3.2 恒流源式差分放大电路 (16)2.4 反馈 (21)2.4.1电压并联负反馈 (21)2.4.2电压串联正反馈 (23)2.5 电压比较器 (24)2.5.1单限比较器 (24)2.5.2滞回比较器 (26)2.5.3双限比较器 (28)2.6 设计总结和体会 (30)2.7 参考文献 (31)1 数字电子设计部分1.1课程设计的目的1、加深对教材的理解和思考，并通过设计、验证证实理论的正确性。
2、学习自行设计一定难度并有用途的的计数器、加法器、寄存器等。
3、检测自己的数字电子技术的掌握程度。
1.2设计的总体框图①下图为三位二进制同步加法器示意框图：②下图为三位二进制同步加法器示意框图：1.3设计过程1、三位二进制同步加法计数器（无效态为010、011）（设输出为进位数）。
①根据题意可以确定出3位二进制加法器的状态图：000/0−−→001/0−−→100/0−−→101/0−−→110/0−−→ 111/1排列：nnn210Q Q Q3位二进制加法计数器的状态图下图为三位二进制同步加法计数器（无效态为010、011）的时序图：②选择触发器，求时钟方程。
选择触发器：由于JK 触发器功能齐全、使用灵活，故选用3个时钟下降触发的边沿JK 触发器。
求时钟方程：由于要求构成的是同步计数器，显然各个触发器的时钟信号都应使用输入脉冲，即012CP CPCP CP === ③求输出方程和状态方程：卡诺图如下：ⅰ、下图为3位二进制同步加法器的次态和输出卡诺图：ⅱ、下图为3位二进制同步加法器的输出的卡诺图：ⅲ、下图为3位二进制同步加法器的次态n+12Q 的卡诺图：ⅳ、下图为3位二进制同步加法器的次态n+11Q 的卡诺图：ⅴ、下图为3位二进制同步加法器的次态n+10Q 的卡诺图：根据输出卡诺图和各个触发器的次态卡诺图，可直接写出输出方程和下列状态方程：nY Q=1nQ CP↓n+1n n n n n n n n20210202102()n nQ Q Q Q Q Q Q Q Q Q Q=++=+n+1n n n n120101nQ Q Q Q Q Q=+n+1n00Q Q=④求驱动方程JK触发器的特性方程为：1n n nQ JQ KQ+=+CP↓直接对照现态的系数，写出驱动方程的：n20n n210J QK Q Q==n n120n10J Q QK Q==11JK==⑤检查电路是否能够自启动将无效态010、011代入状态方程中进行计算，结果如下：010/0−−→011/0−−→100（有效态）故而能够自启动。
所以状态图为：010/0−−→000/1−−→001/0−−→100/1−−→101/1−−→110/1−−→111/0排列顺序：n n n210Q Q Q2、序列信号发生器序列：101110.①若脉冲序列有m位，用n个触发器实现时，要求2n log6n=3≥⇒，为了避免竞争冒险，用6个3位循环码代表触发器的6个状态，每个对应输出脉冲序列中的一位，画状态图，210Q Q Q、、为三个触发器状态，Y为输出的脉冲序列，状态图如下：000/1−−→001/0−−→011/1−−→010/1−−→110/1−−→111/0排列：nnn210Q Q Q3位二进制加法计数器的状态图下图为三位二进制同步加法计数器（无效态为010、011）的时序图：②选择触发器，求时钟方程。
选择触发器：由于JK 触发器功能齐全、使用灵活，故选用3个时钟下降触发的边沿JK 触发器。
求时钟方程：由于要求构成的是同步计数器，显然各个触发器的时钟信号都应使用输入脉冲，即012CP CP CP CP ===③求输出方程和状态方程： 卡诺图如下：ⅰ、下图为3位二进制同步加法器的次态和输出卡诺图：ⅱ、下图为3位二进制同步加法器的输出Y 的卡诺图：ⅲ、下图为3位二进制同步加法器的次态n+12Q 的卡诺图：ⅳ、下图为3位二进制同步加法器的次态n+11Q 的卡诺图：ⅴ、下图为3位二进制同步加法器的次态n+10Q 的卡诺图：根据输出卡诺图和各个触发器的次态卡诺图，可直接写出输出方程和下列状态方程：n n n 012012n n nY Q Q Q Q Q Q =+= CP ↓n+1n n n n 220102n Q Q Q Q Q Q =+n+1n n n n n n n n 10102101201+n n Q Q Q Q Q Q Q Q Q Q Q =+=+（）n+1n n n n n n n n 01201012010++=+n n Q Q Q Q Q Q Q Q Q Q Q =（）④求驱动方程JK 触发器的特性方程为：1n n n Q JQ KQ +=+ CP ↓直接对照现态的系数，写出驱动方程的：n 210n 20n J Q Q K Q==n 10n n 12J Q K Q Q==n 012n 01n J Q Q K Q==⑤检查电路是否能够自启动将无效态100、101代入状态方程中进行计算，结果如下：100/1−−→111（有效态）；101/0−−→000（有效态）.故而能够自启动。
所以状态图为100/1−−→000/1−−→001/0−−→011/1−−→010/1−−→110/1−−→111/0排列：n n n 210Q Q Q1.4设计的逻辑电路图①、如下图所示是其三位二进制计数器（010、011无效）的连线的电路图：②、如下图是序列信号发生器序列（101110）的连线电路：1.5设计的电路原理图带异步输入端的边沿JK 触发器（图）U1A74LS112D 1Q5~1Q6~1PR 41K 2~1CLR151J 31CLK 1U1B74LS112D1Q5~1Q6~1PR 41K 2~1CLR151J 31CLK 1一个集成JK 触发器芯片（图）图中为集成JK 触发器的引脚标号，是下降沿触发的触发器，脉冲输入信号从图中1CLK 和2CLK 中输入，并且其中12PR PR 和端为异步清零端，即当PR 端输入高电平而CLR 端输入低电平时，Q 的次态被异步置为0；当PR 端输入低电平而CLR 端输入高电平时，Q 的次态被异步置为1。
其输出特性为1n n nQ JQ KQ +=+，则10J K ==，时，输出Q 的次态被同步置1；01J K ==，时，输出Q 的次态被同步置为0；00J K ==，时，Q 的次态和现态一致，保持状态；11J K ==，时，Q 的次态和现态状态相反，翻转。
一个集成逻辑与非门芯片（图）上图为集成芯片中的与非门，一个集成芯片上有四个与非门，假设只用其中的一个时，如果输入的信号分别为A、B,则输出C=AB.一个集成逻辑与门芯片（图）上图为集成芯片中的与门，一个集成芯片上有四个与门，假设只用其中的一个时，如果输入的信号分别为A、B,则输出C=AB.1.6实验仪器⑴数字原理实验系统一台；⑵集成电路芯74LS112两片、74LS08一片、74LS00芯片一片；1.7实验结论在实验加法计数器的过程中，三个触发器组成的基本电路没有问题，能够实现异步置零、异步置一和翻转，但按照计算好的驱动方程去连接J、K线路时，出现的结果是少了两个有效状态，但二极管灯管的亮的情况不稳定，并且出现的状态有时不规律，这是可以断定线路中某处的接触不是很好，最后通过将每根线都都按实之后，出现的状态和理论值还相差，虽然稳定了却仍然少了有效态，其他的状态顺序都正确，最后发现在用某个与非门时，其中的一个引脚损坏，没能正常工作。
实验时，无论是multisim仿真还是在数字原理实验系统实验箱实验时，由于数电课设中的加法器和脉冲发生器的设计过程中均需要大量的接线，所以实验时，得养成一个良好的习惯，这次实验时，由于对相应的线没有有去统一颜色或有规律颜色的导线，当基本上连好线后，出现和预测的结果不相同时，回头检查错误的过程变得非常的复杂和繁琐，更容易出错，所以根据平时的实验去养成良好的习惯很重要，在一个接线端用一色导线，会使问题变得相对容易些。
1.8参考文献【1】清华大学电子学教研室组编. 余孟尝主编. 数字电子技术基础简明教程. 3版. 北京：高等教育出版. 2006 .【2】苏志平主编. 数字电子技术基础简明教程（第三版）同步辅导及习题全解. 1版.北京：中国水利水电出版社. 2010.【3】沈阳理工大学信息科学与技术学院数字逻辑实验室编. 张利萍，王向磊主编.数字逻辑实验指导书. 1版. 沈阳：沈阳理工大学出版社. 20112 模拟电子设计部分2.1 课程设计的目的与作用:一、差分放大电路：①理解差分放大电路的工作原理；②掌握差分放大电路的静态工作点、差模电压放大倍数、差模输入电阻和差模输出电阻的估算方法；③学习分析和设计长尾式差分电路和恒流源式差分放大电路；④熟悉Multisim仿真时中的错误形式和分析。
二、反馈放大器：①研究负反馈对放大器性能的影响；②掌握反馈放大器性能的测试；③掌握深度负反馈条件下闭环电压放大倍数的估算方法；④学会判断各种反馈类型的判断方法。
三、电压比较器：①理解单限比较器、滞回比较器、双限比较器的工作原理和传输特性；②了解各种电压比较器的特点；③学会测试比较器的方法。
2.2 设计任务、及所用multisim软件环境介绍设计任务：①差分放大电路；②反馈；③电压比较器。
软件介绍：Multisim是Interactive Image Technologies (Electronics Workbench)公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。
它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。
软件以图形界面为主，采用菜单、工具栏和热键相结合的方式，具有一般Windows应用软件的界面风格，界面由多个区域构成：菜单栏，各种工具栏，电路输入窗口，状态条，列表框等。
通过对各部分的操作可以实现电路图的输入、编辑，并根据需要对电路进行相应的观测和分析。
用户可以通过菜单或工具栏改变主窗口的视图内容。
菜单中有一些与大多数Windows 平台上的应用软件一致的功能选项，如File ，Edit ，View ，Options ，Help 。
