05第五章 存储器和并口扩展

引脚特点
地址线：A0-A12
数据线：D0-D7
输出允许：OE或RD
片选信号：CE或CS
VPP A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND
2764
Vcc PGM N.C A8 A9 A11 OE A10 CE D7 D6 D5 D4 D3
2019/9/17
2019/9/17
《机械系统计算机控制课件》
21
5.4 8086系统的存储器组织
对于偶地址开始的字节或字单元的访问，8086CPU 只需要一个总线周期； 对于奇地址开始的字节或字单元的访问，8086CPU 只需要两个总线周期。
所以，8086设计中规定，存储单元尽量以偶地址开始。
2019/9/17
《机械系统计算机控制课件》
为了有效地使用存储空间，一个字可以存储在以偶地 址或奇地址开始的连续两个字节单元中，地址的最低 有效位A0决定了字的边界。
如果A0=0，则字存放在偶地址开始的单元中，低8 位存放在偶地址的字节单元里，高8位存放在奇地址 的字节单元里；
如果A0=1，则字存放在奇地址开始的单元中，低8 位存放在奇地址的字节单元里，高8位存放在偶地址 的字节单元里。
为了简化存储器地址译码电路的设计，应尽量 选用存储容量相同的芯片。
存储芯片的地址线与总线低位地址线一一相连； 高位地址线通过译码产生片选信号。
必须保证CPU每次访问内存时，首先片选，然 后进行片内选。
2019/9/17
《机械系统计算机控制课件》
30
5.4 8086系统的存储器组织
存储器的片选
价格的矛盾。
2019/9/17
《机械系统计算机控制课件》

2019/11/6
21
IBM PC／XT系统板上RAM
PC ／ XT 系 统 板 上 共 有 256KB 的 RAM ， 由 4 个 体 （ BANK0 ～ BANK3 ） 组 成 ， 每 个 体 内 由 9 片 4164 组 成 64KB×9的存储空间，第9位用于奇偶校验。图5－13 给出了连接框图。
（3）功耗
（4）电源
2019/11/6
12
存储器地址分配及译码器
首先要确定内存容量(存储区大小，寻址范围）、 并选择存储器芯片的容量大小。
在设计微机内存时，要选择若干存储器芯片才能 达到内存容量的要求。这些选择好的存储器芯片 如何同CPU有效地连接并能有效地寻址，就存在 一个存储器的地址分配问题.
地址信号: 4164需要16条片内地址线（字选线），因 此，每片4164均与CPU的地址线A0～A15相连，中间加 了2个地址锁存器74LS158，分别锁存A0～A7和A8～ A1516位地址。地址线的高端A16～A19，均接入了译码 系统。译码系统由两片74LS138和部分门电路组成， 产生了4组行、列地址选择信号RAS0～RAS3和CAS0～ CAS3，进行行、列地址的选通。 (参见P153）
字选：在选中的芯片内部再选择某一存储单元。片选信号 和字选信号均由CPU发出的地址信号经译码产生。
片选信号由存储器芯片的外部译码电路产生，这需要自行 设计；而字选信号由存储器芯片的内部译码电路产生，不
需要用户设计。 外部译码电路的两种译码方法：
（1）线性选择法 （2）全地址译码法
2019/11/6
27
2019/11/6
7
微型计算机存储器
---内存储器
内存储器存放CPU当时正要 处理的程序和数据，因此， 它的存取速度要求和CPU的 处理速度相匹配，但存储容 量相对于外存储器可以小一 些。

这种系统的不断发展和完善，就逐步形成了现在广泛使 用的虚拟存储系统。
2019/12/17
《机械系统计算机控制课件》
9
5.2 多层存储结构概念
在这个系统中，程序员可用机器指令地址码对整个程序 统一编址。
这种指令地址码称为虚拟地址、逻辑地址或程序地址等， 其对应的存储容量称为虚拟容量或程序空间。
主存的实际地址称为物理地址、实（存）地址，其对应 的存储容量称为主存容量、实存容量或实（主）存空间。
为了简化存储器地址译码电路的设计，应尽量 选用存储容量相同的芯片。
存储芯片的地址线与总线低位地址线一一相连； 高位地址线通过译码产生片选信号。
必须保证CPU每次访问内存时，首先片选，然 后进行片内选。
2019/12/17
《机械系统计算机控制课件》
30
5.4 086系统的存储器组织
存储器的片选
《机械系统计算机控制课件》
22
5.4 8086系统的存储器组织
8086CPU在最小模式下的内存接口配置：
2019/12/17
《机械系统计算机控制课件》
23
5.4 8086系统的存储器组织
注意：
8086系统中的1MB存储空间中，00000H～003FFH 共1K个字节用来存放中断矢量；
0FFFF0H～0FFFFFH共16个字节用来存放启动程序， 也就是说，计算机复位后的启动地址是0FFFF0H，可 以安排一自检程序，如:
26
RAM
6264----8K SRAM
特点
N.C
Vcc
存储单元的内容可根据需 A12
WE
要随时读出和写入。断电 A7
CS
后所有信息随之消失。常 用于暂时存放输入输出数

11000000000000000~1101111111111111，即C000H~DFFFH；
11100000000000000~1111111111111111，即E000H~FFFFH。
•采用地址译码器的多片程序存储器的扩展（译码法）
例3 要求用2764芯片扩展8031的片外程序存储器，分配的地
21×210 = 211
地址空间： A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 最低地址： 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0000H 07FFH
最高地址： １
MCS-51单片机寻址范围：64KB
26×210 = 216即16位地址线
地址空间： A15A14A13A12A11A10A9A8A7··A0 单片机 ·· ·· × × × × × A10A9A8A7··A0 6116 ·· ·· 2KB
25 = 32
上式中：“×”表示0或1。
即单片机地址空间中包含有32个2KB。某片6116占据的是哪 2KB不能确定——地址浮动。 只有限定A15··A11的取值才能确定6116在系统中的地址 ·· ·· 范围。如，P2.5 = 1 ，选中6116的/CS线。设P2.7 P2.5 P2.4 P2.3 假定全为1
例2 使用两片2764扩展16 KB的程序存储器，采用线选法选
中芯片。扩展连接图如图所示。以P2.7作为片选，当P2.7=0时，
选中2764(1)；当P2.7=1时，选中2764(2)。因两根线(A13、A14)
未用，故两个芯片各有22=4个重叠的地址空间。它们分别为
用两片2764 EPROM的扩展连接图
则: 6116地址范围是B800H ~ BFFFH。

377(2)
0
1
74LS377 具有“使能” 具有“使能”控制端的锁存器
扩展8位并行输入 输入口 2. 扩展8位并行输入口
0 0
0
A15 P2.7 0 1
A14 P2.6 0 0
A13 P2.5 0 1
A12 P2.4 0 1
2…P0.7 0….0 1….1
LOOP: MOV
DPTR，#0FEFFH ，
;0FEFFH为扩展 口地址 为扩展I/O口地址 为扩展 ;输入数据，将244中开关状态读入 输入数据， 中开关状态读入 输入数据 ;读入数据输出，送273驱动 读入数据输出， 驱动LED 读入数据输出 驱动 ;循环测试 循环测试
MOVX A，@DPTR ， MOVX @DPTR，A ， SJMP LOOP
常用 输入 74LS244、74LS245、74LS240等 74LS244、74LS245、74LS240等 输出 74LS373、74LS273、74LS377、74LS573等 74LS373、74LS273、74LS377、74LS573等 LS373
扩展简单输入/ 3. 扩展简单输入/输出电路
MCS-51单片机外部 第5章 MCS-51单片机外部 并行口扩展技术
5.3 并行口扩展
单片机 单片机 单片机
√
三总线
存储器 外设 外设
×
三总线 I/O 接口电路
√
接口电路的功能 协调高速计算机与低速外设的速度匹配问题 协调高速计算机与低速外设的速度匹配问题 高速计算机 外设 如：计算机与打印机的速度 提供输入/输出过程中的状态信号 提供输入 输出过程中的状态信号 输出过程中的 如：计算机必须知道打印机的状态信号 解决计算机信号与外设信号之间的不一致 解决计算机信号与外设信号之间的不一致 如：串行口负逻辑，而单片机正逻辑 串行口负逻辑，

D56~
D0~D7 D8~D15 D16~D23
D0~D63
D63
D0~D63
韩山师范学院
5-19
5.4.2 存储器芯片的选配
存储器芯片的选配包括芯片的选择和组配 两方面。其中，存储器芯片的组配又包括： 位扩展 字扩展 字位扩展
韩山师范学院
5.4.2 存储器芯片的选配
5-20
通过位扩展，满足（8位）字长要求。 例如，用1K×1位芯片组成1KB存储器的 位 扩 展 位扩展设计如下：
5.4.1
存储器结构的确定
5-17
1. 双体存储器结构示例（80286存储器）
A1~A23 A0~A23 BHE 地址 锁存器 地址总线
BHE A0
FFFFFE FFFFFC FFFFFF FFFFFD
80286 偶数存储体 D0~D7

000002 000000

000003 000001
4K×8位芯片
译码器
A0～9
CS
A0～9
CS
A0～9
CS
A0～9
CS
1K×8位 (3#) D0～7 WE
WE
1K×8位 (2#) D0～7 WE
1K×8位 (1#) D0～7 WE
1K×8位 (0#) D0～7 WE
D0～7
8
韩山师范学院
5.4.2 存储器芯片的选配
5-22
位 扩 展
字 扩 展 字位扩展
2KB (2)
A0～A10
2KB (3)
A11 A12 A13 A14 A15
CS
CS
CS
CS
用于片选的地址线(A14～A11)在每次寻址时 只能有一位有效，不允许同时有多位有效，因 此，存储空间的利用率低。

在控制LED等数字输出时常常需要IO口扩 展来满足需要。
单片机的存储扩展
EEPROM存储器
通过外接EEPROM存储芯片扩展单片机存储器的容 量，一般用于存储程序或数据等重要信息。
SD卡存储器
通过外接SD卡来扩展单片机存储器的容量，一般用 于储存音频、视频等大文件。
U盘存储器
通过外接U盘来扩展单片机存储器的容量，便于数 据交互与传输。
单片机的串口扩展
概念 通信协议 应用场景
通过外接串口芯片扩展单片机的串口功能，实现 和外部设备的通信。
常用的通信协议有UART、RS232、RS485等。
常见场景是与电脑、传感器等外部设备的通信。
单片机的模数转换器扩展
1
概念
通过外接模数转换器等芯片，将模拟信号转换为数字信号进行处理。
2
应用
常见应用场景是对温度、湿度等模拟能量的检测和处理。
单片机的定时器/计数器扩展
1 应用
2 外部定时器/计数器
3 软件定时器/计数器
单片机定时器/计数器广泛 应用于计时、延时、PWM 信号的产生与处理等方面。
通过外接计数器/定时器芯 片等扩展单片机的定时器/ 计数器模块，提高定时器 的计数频率和精度。
通过编写程序实现的定时 器/计数器模块，占用空间 小，灵活易用，是一种常 用的定时器扩展方式。
单片机系统设计需要经过需求分析、电路设计、 调试测试等多个流程来完成。
热门模块
IO口扩展、存储扩展、定时器/计数器扩展、串 口扩展等是当前单片机系统扩展的热门模块。
单片机的IO口扩展
1
实现
2
采用外部IO扩展芯片、硬件移位寄存器等
方式来扩展IO口。连接更多外 设。
应用

VCC(+5V) X地址
译码线
A
T3
T4
B
T1
T2
Vห้องสมุดไป่ตู้ C
T3
T5 A T1
T4
B T6 T2
D0
D0
T7
T8
(I/O) 接Y地址译码器 I/O
21
第五章：存储器及其接口——随机存储器RAM
动态随机存储器(Dynamic RAM,DRAM)
DRAM是依靠电容来存储信息，电路简单集成度高，但电容漏电，信息会 丢失，故需要专用电路定期进行刷新。DRAM的主要性能是：容量大、功耗较 小、速度较慢。它被广泛地用作内存贮器的芯片。
24
第五章：存储器及其接口——存储器芯片的扩展与连接
存储器的系统结构
4. 片选与读/写控制电路：片选信号用以实现芯片的选择。对于一 个芯片来讲，只有当片选信号有效时，才能对其进行读/写操作。 片选信号一般由地址译码器的输出及一些控制信号来形成，而读 /写控制电路则用来控制对芯片的读/写操作。
5. I/O电路：I/O电路位于系统数据总线与被选中的存储单元之间， 用来控制信息的读出与写入，必要时，还可包含对I/O信号的驱 动及放大处理功能。
只读存储器(Read Only Memory,ROM)：内容只可读出不可写入，最 大优点是所存信息可长期保存，断电时，ROM中的信息不会消失。主 要用于存放固定的程序和数据，通常用它存放引导装入程序。
SRAM RAM
DRAM
半导体 存储器
掩膜ROM PROM ROM EPROM
EEPROM Flash ROM
按存储介质分类——磁芯存储器、半导体存储器、光电存储器、磁 膜、磁泡和其它磁表面存储器以及光盘存储器等。

显示器及键盘扩展、A/D和D/A扩展电路的硬件设计及 软件编程方法等。
5.1 概述

系统扩展按外围芯片的功能可分为存储器扩展、输 入/输出接口扩展、A/D和D/A转换器的扩展、键盘 和显示器的扩展等。
5.2 系统总线扩展
5.2.1 并行总线扩展


MCS-51系列单片机的并行总线扩展法通常采用三总线结构， 即地址总线（AB）、数据总线（DB）和控制总线（CB）。 系统扩展中，外部芯片都是通过这三组总线与单片机连接。



若采用EPROM 2764和RAM 6264芯片，则各需8片才能构 成全部地址空间。芯片的选通采用3/8译码器74LSl38进行译 码选择，片外地址线只有3根（A15、A14、A13），分别接 至74LSl38的C、B、A端，其8路译码输出分别接至8个2764 和8个6264的片选。 8片2764的 OE 端全部接至8031的PSEN ，8片6264的 OE 端 （即 RD 端）与 WE 端则分别接至8031的 RD 端和WR 端。 地址的低8位由锁存器74LS373提供，高5位由P2口的 P2.4～P2.0提供，地址的高3位P2.7～P2.5接至地址译码器 74LSl38的C、B、A端。2764与6264的数据D7～D0则直接 与P0口相连。由于采用的是8031，所以其EA端必须接地。 实际使用中，为提高总线的驱动能力，在P0口与其它芯片连 接处接一双向总线驱动器74LS245，在P2口接一单向总线驱 动器74LS244。
5.2.3 编址技术


1.线选法· ：是指直接以系统的最高几位空余地址线中的一条 作为存储器芯片或I/O接口芯片的片选控制信号。 2.译码法：是指使用地址译码器对系统的片外地址进行译码， 以其译码器输出作为存储器芯片的片选信号。 常用的译码器 芯片有74LS138,74LS154。

34
A、/OE控制通道
/OE＝0，或门导通；
/OE＝1，或门封锁；
B、T控制方向
T＝0，BA
T＝1，AB
35
2、/DEN (Data Enable) 数据使能信号，输出，三态，低电平有效。表示
CPU对数据线操作。用于数据总线驱动器的控制信 号。
3、DT/R (Data Transmit/Receive)： 数据驱动器数据流向控制信号，输出，三态。在
2、A19/S6～A16/S3（Address/Status） 地址/状态复用信号，输出。在总线周期的 T1状态A19/S6～A16/S3上是地址的高4位。在 T2～T4状态，A19/S6～A16/S3上输出状态信息。
22
机器周期：时钟周期 总线周期：对内存或I/O接口的一次操作的时间 指令周期：指令执行的时间
偶片
51
e、总结 8086CPU DB7…0 DB15…8 /RD An…1 A19…n+1+M/IO#
EPROM D7…0 (偶片) D7…0 (奇片) /OE
An-1..0 /CS
52
（二）静态随机读写存储器（RAM）扩展电路 特点： a、读/写； b、读十六位操作； c、写十六/八位操作
53
2
二、半导体存储器的分类
1、随机存取存储器RAM a. 静态RAM （ECL，TTL，MOS） b. 动态RAM
2、只读存储器ROM a. 掩膜式ROM b. 可编程的PROM c. 可用紫外线擦除、可编程的EPROM d. 可用电擦除、可编程的E2PROM等
3
掩模ROM 只读存储器ROM
紫外线擦除
为地址锁存器的锁存控制信号。
30
触发类型：上升沿，下降沿，高电平，低电平 31