-寄存器与移位寄存器教材

应用范围：寄存代码、实现数据的串行－并 行转换、数值运算以及数据处理等。
《数字电子技术基础》
第二十五讲 常见时序逻辑电路——寄存器和移位寄存器
█ 单向移位寄存器
（1）右移移位寄存器
如图分析可知：
Q n +1 N
=
QNn −1, 而Q0n+1
=
DSR
总效果相当于每来一个CP移位寄存器中原有的代码依次
《数字电子技术基础》
第二十五讲 常见时序逻辑电路——寄存器和移位寄存器
█ 一般双向移位寄存器逻辑图示例
《数字电子技术基础》
右移了一位。
《数字电子技术基础》
第二十五讲 常见时序逻辑电路——寄存器和移位寄存器
【例1】若Q0nQ1nQ2nQ3n = 0110 ，而在4个CP内输入的代码依 次为1011，试分析右移情况。
解： 0 1 0 1 1
1
1
0
0
1
1
1
0
1
0
1
0
1
0
1
《数字电子技术基础》
第二十五讲 常见时序逻辑电路——寄存器和移位寄存器
（2）左移移位寄存器
图5.6.37 左移移位寄存器电路图
如图分析可知：
Q n +1 N −1
=
QNn
, 而QNn+1
=
DSL
总效果相当于每来一个CP移位寄存器
第二十五讲 常见时序逻辑电路——寄存器和移位寄存器
【例2】若Q0nQ1nQ2nQ3n = 1001 ，而在4个CP内输入的代 码依次为0011，试分析左移情况。
第二十五讲 常见时序逻辑电路——寄存器和移位寄存器
※ 移位寄存器工作原理分析 ※

工作时，M1M0＝01，芯片处于右移工作方式，DSR＝Q3＝0。
当第一个CP脉冲上升沿出现时，DSR＝0 →Q0；Q0＝1→Q1； Q1＝0→Q2 ；Q2＝0→Q3，使Q0Q1Q2Q3＝0100，DSR＝0； 同理，第二个CP脉冲上升沿出现时，Q0Q1Q2Q3＝0010；DSR＝0；
第三个CP脉冲上升沿出现时，Q0Q1Q2Q3＝0001；DSR＝1； 第四个CP脉冲上升沿出现时，Q0Q1Q2Q3＝1000；回到初始 状态。若不断输入脉冲，则寄存器状态依上面的顺序反复循环， 输出端轮流分配一个矩形脉冲。
四位左移寄存器状态表
二、双向移位寄存器
74LS194四位双向通用寄存器。
M1 、 M0 为 工 作 方 式 控 制 端 ， 取 值不同，工作方式不同。工作时，应 在电源Vcc和地之间接入一只0.1µF的 旁路电容。与CT74LS194相容的组件 有CC40194和表C1432.22等.3 。CT74LS194功能表
2．左移寄存器
各触发器的输出端Q与左邻触发器D端相连；各CP 脉冲输入端并联；各清零端 CR 并联。
工作过程：寄存器初始状态Q0Q1Q2Q3 = 0000，输入数据 为10第10一；CP上升沿出现前：Q3Q2 Q1Q0= 0000，D3D2D1D0= 0001
第一CP上升沿出现时：Q3 Q2Q1Q0= 0001，D3D2D1D0= 0010 第二CP上升沿出现时：Q3 Q2Q1Q0= 0010，D3D2D1D0= 0101 第三CP上升沿出现时：Q3 Q2Q1Q0= 0101，D3D2D1D0= 1010 第四CP上升沿出现时：Q3 Q2Q1Q0= 1010
13.2.1 并行输入、并行输出寄存器 四位数码寄存器
四个触发器的时钟输入端连在一起，受时钟脉冲的同步 控制；

5.3寄存器和移位寄存器5.3.1寄存器寄存器用于寄存一组二值代码，一个触发器能存储一位二值代码，所以用n个触发器组成的寄存器能储存一组n位二值代码。

图5-3-l所示是由边沿D触发器组成的4位寄存器74LSl75的逻辑电路图，其输出状态仅取决于CP上升沿到达时刻的输入状态。

5.3.2锁存器由同步D触发器组成的寄存器，称为锁存器。

图5-3-2所示是双二位锁存器74LS75的逻辑电路图。

时钟信号端接入锁存信号，锁存信号没到来时，输出状态随输入状态的改变而变化(相当于输出直接接到输入端，即所谓“透明”)，当锁存信号到达时，锁存器输出状态保持锁存信号跳变时的输出状态。

寄存器和锁存器虽然都能暂存数码，但是由于采用了不同触发方式的触发器，其适用范围是不同的。

5.3.3移位寄存器移位寄存器不但具有寄存器的功能——可以暂存数码，还可以在移位脉冲的作用下数码依次左移或右移。

无论左移还是右移都是相对于电路结构而言的。

1．单向移存器图5-3-3所示为由4个边沿D触发器组成的移位寄存器。

触发器间接移位方式串接，即每个触发器的输出端依次接到下一个触发器的输入端。

假定输人信号D为串行数码，依次为1101，移位寄存器的初始状态QoQ1Q2Q3＝0000，第一个移位脉冲(时钟脉冲)作用下，数值1存人Fo，Fo的原有Qo(0)移至Fl，依次右移，即Q O Q l Q2Q3＝1000；在第二个移位脉冲作用下，数值0存入Fo，依次右移，有Q O Q l Q2Q3＝0100。

单向移位寄存器的状态转换表，如表5-3-1所示。

经4个CP触发，与CP同步的串行数码“1101”，就由FO输入端全部移人移存器。

这时“1101”码可以从Q O Q l Q2Q3端并行输出；从而实现了将串行码(时间先后码)转换成并行码(空间位置码)的串／并转换功能，即串入一并出功能。

当需要串行输出时，则以Q3为串行输出端，再经4个移位脉冲，移存器中存入的4位数码“1101”可由Q3端全部移出(输出)，实现串入一串出功能，从而达到对串行码延时的目的。

移位存放器指令
移位存放器指令可用来进行顺序控制、步进及数据流控制。

移位存放器指令SHRB把输入端DATA数值移入移位存放器。

S_BIT指定移位存放器的最低位。

N指定移位存放器的长度和移位方向〔移位加= N，移位减= -N〕。

SHRB指令移出的每个位被放置在溢出内存位〔SM1.1〕中。

在“移位减〞〔N为负〕中，输入数据〔DATA〕移入移位存放器的最高位中，并移出最低位〔S_BIT〕。

移出的数据被放置在溢出内存位〔SM1.1〕中。

在“移位加〞〔N为正〕中，输入数据〔DATA〕移入移位存放器的最低位中〔由S_BIT指定〕，并移出移位存放器的最高位。

移出的数据被放置在溢出内存位〔SM1.1〕中。

移位存放器的最大长度为64位〔无论正负〕。

使用以下等式计算"移位存放器"最高位地址〔MSB.b〕：MSB.b = [(S_BIT字节) + ([N] - 1 + (S_BIT位)) / 8] . [被8除的余数]
例如：如果S_BIT是V33.4和N 是14，以下计算显示MSB.b是V35.1。

MSB.b = V33 + ([14] - 1 +4)/8
= V33 + 17/8
= V33 + 2 ，余数为1
= V35.1
移位存放器指令编程及时序如图1及图2所示。

图1 移位存放器指令编程
图2 移位存放器指令时序。