虚拟存储器和高速缓冲存储器

高速缓冲存储器名词解释高速缓冲存储器（CacheMemory）是计算机系统中用来加快访问速度的一种临时存储器。

它可以被看作是内存系统中一层虚拟存储器，能够有效地把系统从内存、磁盘等设备中获取的数据以及未来所需要的数据暂存到cache memory中。

简言之，cache memory是一种可用来为CPU加速数据访问速度的存储器，是由CPU直接访问的一种高速存储器。

高速缓冲存储器由三个部分组成：cache级（cache level）、cache 缓存行（cache line）和cache单元（cache cell）。

cache是一组缓存行的集合，是 cache memory最小单元。

cache是由一组相连接的 cache line成。

cache line括一组相同大小的 cache元，每个单元根据它的作用可分为三类：索引（index）、标记（tag）、数据（data）。

cache可以将源数据分成多个子集，并将其中一部分存储到cache memory 中，以便快速访问。

cache据地址映射（address mapping）原理，将一段内存区域缩小，便于数据的快速访问。

当 CPU求某条指令时，它会首先检查 cache 中是否已经缓存了这条指令，如果缓存中有，就可以从 cache 中取出该指令，省去了访问主存的时间，这样就提高了 CPU运算速度。

除此之外，高速缓冲存储器还利用了多级缓存（multi-level cache）技术，把cache memory分为多级，从而提高了 cache memory 命中率。

在这种技术下，如果一级缓存（L1 cache）中没有找到所要访问的数据，则会再到二级缓存（L2 cache）中查找。

如果L2 cache中也没有相应的数据，则会再去其他更高级的缓存中查找，直至主存中的数据被访问到。

多级缓存的出现大大提高了 cache memory性能，大大提升了整个系统的访问效率，从而使CPU能更加高效地运行程序。

存储原理及基本知识：当前流行的计算机系统中，广泛采用由三种运行原理不同、性能差异很大的存储介质，来分别构建高速缓冲存储器、主存储器和虚拟存储器，再将它们组成通过计算机硬软件统一管理与调度的三级结构的存储器系统。

为了便于存放，每个存储单元必须有唯一的编号（称为“地址”），通过地址可以找到所需的存储单元，取出或存入信息。

这如同旅馆中每个房间必须有唯一的房问号，才能找到该房间内的人．软盘存储器由软盘、软盘驱动器和软盘驱动卡三部分组成。

通常每8个二进制位组成一个字节。

字节的容量一般用KB、MB、GB、TB来表示，它们之间的换算关系：1KB＝1024B；1MB＝l024KB：1GB＝l024MB；1TB＝1024GB。

20GB＝20×1024MB。

每一个能代表0和1的电子线路称为一个二进制位，是数据的最小单位。

现代计算机中采用二进制数制是因为二进制数的优点是物理上容易实现且简单可靠；运算规则简单；适合逻辑运算。

存储容量大小是计算机的基本技术指标之一。

通常不是以二进制位、字或双字来表示，因为这些表示不规范，一般约定以字节作为反映存储容量大小的基本单位。

在微机中，信息的最小单位为二进制位，用bit来表示；8位二进制构成一个字节，用Byte来表示；一个或一个以上字节可组成一个二进制表示的字，字长可以是8位、16位、32位或64位；两个字长的字，称为双字。

在计算机内部，电路中常用的器件具有两种不同的稳定状态：高电平和低电平。

这两种状态之间能相互转换。

因此，在计算机内部，一切信息的存放、处理和传送都采用二进制数的形式。

因为计算机内部的计数基本单位是2，2的10次幂是1024。

所以1024个字节为1K字节，写做1KB。

1024×1024个字节为1M字节，记做1MB。

一个完整的计算机硬件系统包括运算器、控制器、存储器、输入设备和输出设备，运算器和控制器合称中央处理器或微处理器，中央处理器与内存储器合在一起称为主机。

计算机系统结构自考笔记一、计算机系统结构概述。

1. 计算机系统的层次结构。

- 从底层到高层：硬件、操作系统、系统软件、应用软件。

- 各层次的功能及相互关系。

例如，硬件为软件提供运行平台，软件控制硬件资源的使用等。

2. 计算机系统结构的定义。

- 经典定义：程序员所看到的计算机属性，即概念性结构与功能特性。

- 包括指令系统、数据类型、寻址技术、I/O机制等方面的属性。

3. 计算机系统结构的分类。

- 按指令流和数据流的多倍性分类。

- 单指令流单数据流（SISD）：传统的单处理器计算机。

- 单指令流多数据流（SIMD）：如阵列处理机，适合进行数据并行处理。

- 多指令流单数据流（MISD）：较少见的结构。

- 多指令流多数据流（MIMD）：多处理器系统，如对称多处理机（SMP）。

- 按存储程序原理分类。

- 冯·诺依曼结构：程序和数据存储在同一存储器中，按地址访问。

- 哈佛结构：程序存储器和数据存储器分开，有各自独立的地址空间。

二、数据表示与指令系统。

1. 数据表示。

- 数据类型。

- 数值型数据（整数、浮点数）：不同的表示格式，如定点数的原码、反码、补码表示；浮点数的IEEE 754标准表示。

- 非数值型数据（字符、字符串、逻辑数据等）。

- 数据的存储方式。

- 大端存储与小端存储：大端存储是高位字节存于低地址，小端存储是低位字节存于低地址。

2. 指令系统。

- 指令格式。

- 操作码：表示指令的操作类型，如加法、减法等操作。

- 地址码：指出操作数的地址或操作数本身。

有零地址、一地址、二地址、三地址等指令格式，每种格式的特点及适用场景。

- 指令类型。

- 数据传送指令：在寄存器、存储器等之间传送数据。

- 算术运算指令：加、减、乘、除等运算。

- 逻辑运算指令：与、或、非等逻辑操作。

- 控制转移指令：如无条件转移、条件转移、子程序调用与返回等，用于改变程序的执行顺序。

三、存储系统。

1. 存储器层次结构。

- 高速缓冲存储器（Cache） - 主存储器 - 辅助存储器的层次结构。

知识点概括
1.存储器的分类
2.层次化存储器的基本结构
局部性原理
3.半导体随机存取存储器(1) SRAM; (2) DRAM; (3) Flash.
4.主存储器(1) DRAM芯片; (2) 多模块存储器; (3) 主存与CPU的连
接.
5.外部存储器(1) 磁盘存储器；(2) 固态硬盘SSD.
6.高速缓冲存储器(1) Cache基本原理; (2) Cache与主存之间的映射; (3) Cache中主存块的替换算法；(4) Cache写策略.
7.虚拟存储器
(1) 虚拟存储器的基本概念; (2) 页式虚拟存储器; (3)段
式虚拟存储器；(4)段页式虚拟存储器.
第三章存储器层次结构
1.存储器的分类
2.层次化存储器的
基本结构
调节CPU 和主存间读取速度不匹配的问题缓存CPU 主存辅存
10 ns 20 ns 200 ns ms
增拓主存容量两级存储：
⚫主存-辅存
⚫缓存-主存
局部性原理
⚫RAM⚫ROM
地址复用。

第一章引论1操作系统：操作系统是管理和控制计算机系统内各种硬件和软件资源，有效地组织多道程序运行的系统软件（或程序集合），是用户与计算机之间的接口。

2管态：当执行操作系统程序时，处理机所处的状态3目态：当执行普通用户程序时，处理机所处的状态。

4多道程序设计：在这种设计技术下，内存中能同时存放多道程序，在管理程序的控制下交替的执行。

这些作业共享CPU和系统中的其他资源。

5并发：是指两个或多个活动在同一给定的时间间隔中进行。

它是宏观上的概念。

6并行：是指两个或多个活动在同一时刻同时执行的情况。

7吞吐量：在一段给定的时间内，计算机所能完成的总工作量。

8分时：就是对时间的共享。

在分时系统中，分时主要是指若干并发程序对CPU时间的共享。

9实时：表示“及时”或“既时”。

10系统调用：是用户在程序中能以“函数调用”形式调用的、由操作系统提供的子功能的集合。

每一个子功能称作一条系统调用命令。

它是操作系统对外的接口，是用户级程序取得操作系统服务的唯一途径。

11特权指令：指指令系统中这样一些指令，如启动设备指令、设置时钟指令、中断屏蔽指令和清内存指令，这些指令只能由操作系统使用。

12命令解释程序：其主要功能是接收用户输入的命令，然后予以解释并且执行。

13脱机I/O：是指输入/输出工作不受主机直接控制，而由卫星机专门负责完成I/O，主机专门完成快速计算任务，从而二者可以并行操作。

14联机I/O：是指作业的输入、调入内存及结果输出都在CPU直接控制下进行。

15资源共享：是指计算机系统中的资源被多个进程所功用。

例如，多个进程同时占用内存，从而对内存共享；它们并发执行时对CPU进行共享；各个进程在执行过程中提出对文件的读写请求，从而对磁盘进行共享等等。

第二章进程和线程1顺序性：是指顺序程序所规定的每个动作都在上个动作结束后才开始的特性。

2封闭性：是指只有程序本身的动作才能改变程序的运行环境。

3可再现性：是指程序的执行结果与程序运行的速度无关。

微机原理与接⼝技术第五章课后答案第五章参考答案1.简述SRAM 芯⽚与DRAM 芯⽚的共同点与不同点。

答：SRAM 与DRAM 的共同点：都属于随机存取存储器，具有易失性。

SRAM 与DRAM 的共同点：SRAM 利⽤双稳态触发器电路保存信息，集成度⽐DRAM 低，功耗⽐DRAM ⼤；DRAM 利⽤MOS 管栅极和源极之间的极间电容C 保存信息，需要刷新电路保证信息较长时间保存。

2.叙述ROM 芯⽚的常见分类，各种ROM 芯⽚的特点及其适⽤场合。

答：ROM 的常⽤分类结果：掩膜ROM ：⽣产完成的芯⽚已保存了信息，保存的信息⽆法修改，适⽤于⼤批量的定型产品中。

PROM ：PROM 可以⼀次写⼊信息，⼀旦写⼊⽆法更改，适⽤于⼩批量的定型产品中。

EPROM ：紫外线擦除可多次编程的存储器，适⽤于新产品的开发。

EEPROM ：电擦除可多次编程的存储器，适⽤于需要在线修改的场合。

3.利⽤4⽚6116（2K ×8位）芯⽚设计连续存储器，采⽤全地址译码。

设起始地址为60000H ，求存储器的最后⼀个单元地址。

答：存储器的最后⼀个单元地址为：61FFFH.4．⽤6264 RAM （8K ×8位）芯⽚构成256K 字节存储器系统，需要多少⽚6264芯⽚20位地址总线中有多少位参与⽚内寻址有多少位可⽤作⽚选控制信号答：需要32⽚6264芯⽚。

20位地址总线中有13位参与⽚内寻址；有7位可⽤作⽚选控制信号。

5.某微机系统中ROM 区有⾸地址为9000H ，末地址为FFFFH ，求其ROM 区域的存储容量。

答：其ROM 区域的存储容量为28K 。

6．在8088CPU 的系统中扩展32K 字节的RAM ，其扩充存储空间的起始地址为08000H 。

设系统的地址总线为A 19~A 0，数据总线为D 7~D 0，存储器芯⽚选⽤6264。

利⽤74LS138译码器设计译码电路，并画出扩充的存储器系统的连线图。