2009∕10-2学期数字期末试卷(A)
- 格式:doc
- 大小:95.57 KB
- 文档页数:3
2009∕2010
二 数字电子技术
(答案写在答题纸上,写在试题纸上无效,共2 页)
一、填空题(30分,每空1分)
1. (1010.11)2= ( )16= ( )10 。
2. (-01000)= ( )原码= ( )补码。
3. 已知逻辑函数D '''A C B AB Y ++=,则'Y = ;Y D = 。
4. 一个16选一的数据选择器,其地址输入端应有 个,其数据输入端有 个。
5. 如图1-1表示的是 门电路的符号,当0
',1==C C 时,其双向呈 状态。
6. 存储器ROM 是指 、DRAM 是指 。
7. 由于n 位二进制译码器的输出给出了n 变量的全部 ,因而利用附加的门电路,将译码器的输出适当地组合起来,可获得任
何形式的输入变量个数 的组合函数。
8. 触发器按功能可分为SR 触发器、 触发器和 触发器等。
9. 在全加器电路中,若A=0、B=1、CI=1,则CO= ,S= 。
10. 半导体数码显示器的内部接法分共 接法和共 接法两种形式。
11. 图1-2所示电路的状态方程为______,该电路起____
触发器的作用。
12. 时序逻辑电路通常包含____电路和___电路两部分。
13. 在时序逻辑电路中,可用输出方程、____方程和____
方程描述信号之间的关系。
14. 计数器不仅能用于统计输入脉冲的___,还常用于____、定时、产生节拍脉冲
等。
课程考试试题(A) 学期 学年 拟题学院(系): 适 用 专 业: 自动化与电子工程学院 集成081-2、通信081-3 审核人:
C '
C
/I O
v v /O I
v v TG
图1-1
图1-2
15. 对于n 位倒T 型电阻网络D/A 转换器,其输出模拟电压的计算公式为 ,
当V REF =-8v ,D n =1010时, V O = v 。
二、逻辑函数化简转换(10分,每题5分)
1.用卡诺图化简Y(A,B,C,D)=∑m(1,7,8)+d(3,5,9,10,12,14,15)为最简与或表达式。
2.化简)'()')('(BC C B A B A Y +++=为最简与非-与非式。
三、分析题(30分)
1. 时序逻辑电路分析(10分)
分析图3-1所示由TTL 触发器构成的时序逻辑电路,要求:
(1)写出每个触发器的驱动方程、状态方程;
(2)列出状态转换表;画出状态图; (3)在CLK 信号的计数周期内,画
出各输出端的波形。
2. 存储器分析(10分)
图3-2是16×4位ROM 存储点阵连线图。
写出输出信号D 3、D 2、D 1和D 0与输入地址变量A 3、A 2、A 1和A 0的函数关系,并写出当A 3A 2A 1A 0在0000~1111循环变化时,D 3、D 2、D 1信号分别与D 0信号的频率之比。
2R 2R 2R S3
S2
D1
S1
D2D3V REF
I/2
I/4
I/8
R
R
R
图 5
图 6
3. 555定时器电路分析(10分)
图3-3是用555定时器组成的压控多谐振荡器,试完成以下内容: (1)求输入控制电压vi 和振荡频率之间的关系式。
(2)当vi 升高时频率是升高还是降低?
(3)当VCC=5V ,R1=R2=1K ,C=1UF ,vi =2V 时,求振荡频率。
图3-2 图3-3
四、设计题(30分)
1. 组合逻辑电路设计(12分)
试采用双8选1数据选择器74LS151(见图4-1)和门电路设计一个一位全加器电路。
2. 时序逻辑电路设计(18分)
采用单片74LS161(见图4-2)计数器和门电路设计一个可控计数器,起始状
态为0001,当控制信号A 为1时,计数为十二进制;当控制信号A 为0时,计数为八进制。
当计数到最大时,进位输出为1,请标出计数输入端和进位输出端,同时画出计数器工作的状态图。
图4-2 74LS161引脚图及功能表
1J 3K 2
C D
15
S D
4
Q
5
Q'
6
4位二进制计数器74LS161的功能表
图 3b
图 3c 5
4321
图4-1 74LS151引脚图。