信号完整性测试资料

信号完整性常用的三种测试方法信号完整性是指在传输过程中信号能够保持原始形态和准确性的程度。

在现代高速通信和数字系统中，信号完整性测试是非常重要的工作，它能够帮助工程师评估信号的稳定性、确定系统的极限速率并发现信号失真的原因。

下面将介绍三种常用的信号完整性测试方法。

一、时域方法时域方法是信号完整性测试中最常见和最直观的方法之一、它通过观察信号在时间轴上的波形变化来评估信号的完整性。

时域方法可以检测和分析许多类型的信号失真，如峰值抖动、时钟漂移、时钟分布、幅度失真等。

时域方法的测试设备通常包括示波器和时域反射仪。

示波器可以显示信号的波形和振幅，通过观察波形的形状和幅度变化来判断信号完整性。

时域反射仪可以测量信号在传输线上的反射程度，从而评估传输线的特性阻抗和匹配度。

二、频域方法频域方法是另一种常用的信号完整性测试方法。

它通过将信号转换为频域表示，分析信号的频谱分布和频率响应来评估信号完整性。

频域方法可以检测和分析信号的频谱泄漏、频谱扩展、频率失真等。

频域方法的测试设备通常包括频谱分析仪和网络分析仪。

频谱分析仪可以显示信号的频谱图和功率谱密度，通过观察频谱的形状和峰值来评估信号完整性。

网络分析仪可以测量信号在不同频率下的响应和传输损耗，从而评估传输线的频率响应和衰减特性。

三、眼图方法眼图方法是一种特殊的信号完整性测试方法，它通过综合时域和频域信息来评估信号的完整性。

眼图是一种二维显示，用于观察信号在传输过程中的失真情况。

眼图可以提供信号的时钟抖动、峰值抖动、眼宽、眼深、眼高等指标。

眼图方法的测试设备通常包括高速数字示波器和信号发生器。

高速数字示波器可以捕捉信号的多个周期，并将其叠加在一起形成眼图。

通过观察眼图的形状和特征，工程师可以评估信号的稳定性和传输质量。

总结起来，时域方法、频域方法和眼图方法是常用的信号完整性测试方法。

它们各自具有独特的优势和适用范围，可以互相协作来全面评估信号的完整性。

在实际应用中，根据具体需求和测试对象的特点，选择合适的测试方法是非常重要的。

【信号完整性测试】—频域测试（频谱、频域阻抗、传输线损耗）、误码测试及设备仪器概述信号完整性设计，在电路板设计过程中备受重视。

熟悉各类测试方法的特性，按照测试对象的特征和需求，选用合适些测试方法，对于选择方案，验证效果能够大大提高效率。

上篇，我们介绍了时域测试，其中涵盖波形测试、眼图测试、抖动测试、TDR测试、时序测试。

频域测试本篇，我们进一步介绍频域测试（频谱测试、频域阻抗测试、传输线损耗测试）、误码测试。

01频谱测试在开发前期，产品的测试应用较少。

然而在后期的系统测试，许多产品必须经历测试过程（如EMC的试验）。

通过测试发现一些超标的频点，再使用近场扫描仪（核心仪器频谱仪）。

egEMC Scanner分析电路板上具体的区域频谱超标，从而排查超标的原因。

这类设备通常较昂贵，一遍机构都不具备条件。

因此常规情况下都是在设计前期考虑做好匹配和屏蔽，规避后期测试的结果不达标。

02频域阻抗测试目前有许多标准接口如E1（欧洲）/T1（北美）等，目的在于避免太多的能力反射；需要进行较好的匹配，同时在微波或者射频，互相对接，阻抗都有所要求。

通常情况下，需要进行频域的阻抗测试，阻抗测试常用网络分析仪（Network Analyzer），单端输入端口简单，差分输入端口，较为复杂，需要巴伦进行差分和单端转换。

03传输线损耗测试⏹主要针对长的电路板走线、线缆等，传输距离较远，⏹进行高速信号传输、频域的串扰等，均可以通过网络分析仪来测试。

因此，对于PCB的差分信号或者双绞线，可以使用巴伦进行差分转换单端，或者使用4端口网络分析仪来测试。

误码测试误码测试通常是系统测试，使用误码仪、部分软件都可以完成测试。

或通过两台PC，使用软件，测试连接两台PC间的网络误码情况。

误码测试能够对数据的每一位进行测试，相比其它仪器（如示波器）只是部分时间开展采样，剩下大部分时间都在等待。

容易遗漏细节。

尤其是低误码率的设备，误码测试需要耗费大量时间，有时耗时一整天，或者几天。

信号完整性测试指导书——Ver 2.0编写：黄如俭（sam Huang）钱媛（Tracy Qian）宋明全（Ivan Song）康钦山（Scott Kang）目录1. CLK Test (4)1.1 Differential Signal Test (4)1.2 Single Signal Test (7)2. LPC Test (8)2.1 EC Side Test (8)2.2 Control Sidse Test (9)3. USB Test (12)3.1 High Speed Test (12)3.2 Low Speed Test (13)3.3 Full Speed Test (13)3.4 Drop/Droop Test (14)4. VGA Test (16)4.1 R、G、B Signal Test (16)4.2 RGB Channel to Channel Skew Test (17)4.3 VSYNC and HSYNC Test (17)4.4 DDC_DATA and DDC_CKL Test (18)5. LVDS Test (19)5.1 Differential data signals swing Test (19)5.2 Checking Skew at receiver Test (20)5.3 Checking the offset voltage Test (21)5.4 Differential Input Voltage Test (23)5.5 Common Mode Voltage Test (24)5.6 Slew Rate Test (25)5.7 Data to Clock Timing Test (27)6. FSB Test (30)7. Serial Data（SATA/ESATA, PCIE, DMI,FDI）Test (33)8. HD Audio Test (35)8.1 Measurement at The Controller (35)8.2 Measurement at The Codec (36)9. DDR2 Test (39)9.1 Clock (39)9.2 Write (40)9.3 Read (42)10.Ethernet Test (44)11.SMbus Signal Test (45)12. HDMI Test (47)13. DisplayPort Test (48)1. CLK Test1.1 Differential Signal Test测试设备：示波器，两个差分探头，鼠标，键盘测试软件：3D MARK，负载测试步骤：（1）开启示波器预热30分钟，运行测试软件。

信号完整性测试报告1. 引言信号完整性测试是电子设备设计和制造过程中的关键步骤之一。

它旨在评估信号传输路径中的数据完整性，以确保信号在各个环节中没有失真或丢失。

本报告将介绍信号完整性测试的目的、测试方法、测试结果及建议。

2. 测试目的信号完整性测试的主要目的是验证信号在传输过程中的质量。

通过测试，可以确定信号是否满足设计要求，并找出潜在的问题。

这些问题可能包括信号失真、时钟抖动、串扰干扰等。

通过测试，可以提前发现并解决这些问题，确保信号的可靠传输。

3. 测试方法3.1 测试设备在进行信号完整性测试之前，需要准备以下测试设备：•示波器：用于观察信号波形和测量信号参数。

•信号发生器：用于产生测试信号。

•矢量网络分析仪：用于测量信号的频率响应和传输损耗。

3.2 测试流程信号完整性测试的基本流程如下：1.设置测试设备：连接示波器、信号发生器和矢量网络分析仪，并确保其正常工作。

2.准备测试样品：将待测试的电子设备或电路板连接到测试设备上。

3.产生测试信号：使用信号发生器产生测试信号，并将其输入到待测试的设备或电路板上。

4.观察信号波形：使用示波器观察信号波形，检查是否存在任何失真或干扰。

5.测量信号参数：使用示波器测量信号的幅度、频率、上升时间等参数。

6.使用矢量网络分析仪：如果需要更详细的信号特性分析，可以使用矢量网络分析仪进行频率响应和传输损耗的测量。

3.3 数据记录与分析在进行信号完整性测试期间，需要记录所有测试数据，并进行分析。

这些数据包括信号波形、信号参数测量结果以及任何异常情况的记录。

通过对测试数据的分析，可以确定信号的质量是否符合设计要求，并找出潜在的问题。

4. 测试结果与建议根据信号完整性测试的结果，可以得出以下结论和建议：•如果信号波形正常且符合设计要求，说明待测试的设备或电路板的信号传输路径基本上没有失真或干扰。

建议进行进一步的功能测试和验证。

•如果信号波形存在失真或干扰，需要进一步分析问题的原因。

信号完整性的测试方法介绍
信号完整性的测试手段很多，涉及的仪器也很多，因此熟悉各种测试手段的特点，以及根据测试对象的特性和要求，选用适当的测试手段，对于选择方案、验证效果、解决问题等硬件开发活动，都能够大大提高效率，起到事半功倍的作用。

表1：信号完整性测试手段分类。

信号完整性的测试手段
信号完整性的测试手段主要可以分为三大类，如表1所示。

表中列出了大部分信号完整性测试手段，这些手段既有优点，但是也存在局限性，实际上不可能全部都使用，下面对这些手段进行一些说明。

1.波形测试
波形测试是信号完整性测试中最常用的手段，一般是使用示波器进行，主要测试波形幅度、边沿和毛刺等，通过测试波形的参数，可以看出幅度、边沿时间等是否满足器件接口电平的要求，有没有存在信号毛刺等。

由于示波器是极为通用的仪器，几乎所有的硬件工程师都会使用，但并不表示大家都使用得好。

波形测试也要遵循一些要求，才能够得到准确的信号。

首先是要求主机和探头一起组成的带宽要足够。

基本上测试系统的带宽是测试信号带宽的3倍以上就可以了。

实际使用中，有一些工程师随便找一些探头就去测试，甚至是A公司的探头插到B公司的示波器去，这种测试很难得到准确的结果。

其次要注重细节。

比如测试点通常选择放在接收器件的管脚，如果条件限制放不到上面去的，比如BGA封装的器件，可以放到最靠近管脚的PCB走线上或者过孔上面。

距离接收器件管脚过远，因为信号反射，可能会导致测试。

眼图测试（信号完整性测试）-HDMI2.1眼图测试（信号完整性测试）-HDMI2.1HDMI是指⾼清多媒体接⼝，英⽂全称HighDefinitionMultimediaInterface，HDMI接⼝⼴泛应⽤于机顶盒、个⼈计算机、电视、游戏主机、综合扩⼤机、数字⾳响与电视机等设备。

HDMI是⼀种全数字化视频和声⾳发送接⼝，可以发送未压缩的⾳频及视频信号。

⽬前HDMI2.1CTS规范已经全⾯发布，随着HDMI2.1技术更新，HDMI2.1与HDMI1.4/2.0技术规范⼤不同，最新的HDMI2.1规范增加了8K分辨率和eARC的⽀持，给产品开发和测试带来了诸多挑战。

HDMI2.1信号完整性性测试整体⽅案完全向下兼容HDMI?2.0/1.4b，总有关HDMI2.1信号量测相关内容，值得测试⼯程师阅读，篇幅较长，内容概况如下：1、HDMI2.1?有那些新功能2、HDMI2.1Source信号完整性测试⽅案3、HDMI2.1Sink信号完整性测试⽅案⼀HDMI2.1有哪些新功能图1.1?HDMI框图图1.2?HDMITMDS差分对图1.3?HDMI链路测试点?图1.4?HDMI?新功能?图1.5?HDMI?FRL(Fix edRateLink)Mode图1.6HDMI?FRLLinkTraining状态机图1.7?HDMI?FRLLinkTraining流程图1.8?HDMISCDC架构⼆HDMI2.1?Source信号完整性测试⽅案1、HDMI 2.1Source测试挑战：(1)推荐⽰波器和探棒带宽的20GHz或以上(2)新的HDMI2.1治具(3)HDMI 2.0fixture不适⽤于HDMI2.1测试(4)复杂的测试⽅法，考虑插⼊损耗和串扰(5)Source测试需要⽀持新的cable模型和均衡技术(6)Cable模型?Worstcablemodel3?和?ShortCableModel3(7)?DFEandCTLE(8)?EDID/SCDC控制器需要升级(9)涉及多次采集(10)9个测试项⽬，需要超过34次和采集和90+波形图2.1?FRLSource测试项⽬图2.2?HDMI2.1Source测试配置图2.3?FRLSo urce测试⾃动化采集图2.4?FRLSource测试⾃动化采集的难点图2.5?HDMI?2.1?FRL?TX测试装置图2.6FRLSource测试端接电压图2.7?FRLSource测试?单端/差分信号采集图2.8?FRLSource测试?EDID设置图2.9?FRLSource测试?信号速率设定图2.10?FRLSource测试?码型设定图2.11?FR LSource测试TP2_EQEye图2.12?FRLSource测试⼀致性软件图2.13?FRLSource⼿动测试⽅案HDMI2.1Source测试⼩结：(1)HDMI2.1⽅案MOI已获HDMI协会组织的⼀致性规范批准；(2)HDMI认证中⼼(ATC)已正式采⽤泰克HDMI2.1⽅案；(3)⽀持4通道符合CTS规范的>20GHz全带宽同时采集，⾼效省时；(4)?真正的全⾃动化，过程中⽆需任何⼈⼯⼲预，⼀次连接且测试中⽆须改变任何连接，DUT的测试码型和速率切换实现全⾃动控制。

信号完整性分析及测试讨论议题信号完整性定义高速数字电路的常见问题及现象串行差分信号完整性(以最新的PCI-EXPRESS为例)信号完整性测试（DSO及探棒的选择等）信号完整性定义SI （SIGNAL INTEGRITY ），即信号完整性，是近几年发展起来的新技术。

SI 解决的是信号传输过程中的质量问题，尤其是在高速领域，数字信号的传输不能只考虑逻辑上的实现，物理实现中数字器件开关行为的模拟效果往往成为设计成败的关键败的关键。

111理想状态下的数字信号波形实际测量的数字信号波形(模拟量)Logic Signal +5 Volt S Logic Signal+5 Volt S Supply GroundSupply GroundSI：新概念，旧方法应用的是传统的传输线、电磁学等理论，以及复杂的SI应用的是传统的传输线电磁学等理论以及复杂的算法，解决以下几个方面的问题：反射；串扰；***过冲、振铃、地弹、多次跨越逻辑电平错误；*阻抗控制和匹配*EMC；*热稳定性；**时序分析芯片封装设计； 。

影响信号完整性的因素PCB层设置、PCB材料影响传输线特性阻抗等，间接影响信号完整性；线宽、线长、线间距在高速、高密度PCB设计中对信号完整性影响较大；温度、工艺等对设计参数的影响，间接影响信号完整性；器件工作频率、速度、驱动能力、封装参数等对信号质量有一定的影响；多负载拓扑结构对信号完整性产生较大的影响；阻抗匹配、负载；电源、地分割；趋肤效应；回流路径；连接器；过孔；电磁辐射；。

可见，信号完整性设计的考虑因素是多方面的，设计中应把握主要方面，减少不确定性，以下是一些常见的信号完整性现象及其产生的原因简析：常见的信号完整性现象及其产生的原因电平没有达到逻辑电平门限负载过重 传输线过长电平不匹配 驱动速度慢多次跨越逻辑电平阈值错误电感量过大 阻抗不匹配(Propagation Delay)信号建立时间不满足延时错误(p g y)信号建时间不满足 负载过重传输线过长驱动速度慢上冲/下冲高速、大电流驱动 阻抗未匹配电感量过大常见的信号完整性现象及其产生的原因振铃（不单调）传输线过长串扰多负载阻抗不匹配常见的信号完整性现象及其产生的原因昏睡的眼图原因很多：阻抗不连续，损耗…什么时候需要考虑信号完整性？200KHZ的信号是否为高速信号小问题：的信号是否为高速信号？高速电路有两个方面的含义：一是频率高，通常认为如果数字逻辑电路设计的频率达到或者超过20MHz~33MHz，而且工作在这个频率的电路已经占整个电子系统一定的份量（例如三分之一），则称为高速电路设计。

【信号完整性测试方法】时域测试（波形、眼图、抖动、TDR、时序）要求及仪器设备信号完整性测试方法简介信号完整性设计，在电路板设计过程中备受重视。

熟悉各类测试方法的特性，按照测试对象的特征和需求，选用合适些测试方法，对于选择方案，验证效果能够大大提高效率。

目前信号完整性的测试方法较多，从大的方向有频域测试、时域测试、其它测试。

（3类方法不是任何情况下都适合使用，信号完整性的测试方法，需要用到的仪器也很多。

）时域测试时域测试涵盖波形测试、眼图测试、抖动测试、TDR测试、时序测试。

01波形测试波形测试：是信号完整性测试最基础的方法，通常使用示波器进行测试。

测试波形的幅度、毛刺、边沿等。

通过测试波形的特征，分析幅度、边沿时间等指标是否满足要求。

波形测试需要遵循一定要求，才能保证测试误差尽量小。

⏹主机和探头一起配套的带宽要满足要求。

基板上测试系统的带宽应该在测试信号带宽的3倍以上。

在工程实践中，有的工程师随意找些探头就测试，不同厂家的探头匹配不同厂家的示波器，综合情况测试系统的误差就会很大。

⏹其次，需要注重细节。

如测试点一般选择在接收器件的附近，若条件限制无法测试，像BGA封装这类的器件，需要放在靠近Pin脚的PCB走线上或者Via上。

间隔接收器件PIn脚太远，信号发射，可能会促使测试结果和实际真实信号差异较大。

探头的接地线，也尽可能选择短的地线等。

⏹最后，应该考虑匹配。

主要关于使用同轴电缆测试的应用场景，同轴接到示波器上，负载常规是50Ω阻抗的直流耦合，对于有的电路，需要直流偏置，直接将测试系统接入会导致电路工作状态有影响，最终导致测试不到正常的波形。

02眼图测试眼图测试：针对有相关规范要求的接口（USB、SATA、HDMI、光接口）等。

通过具有MASK的示波器（含通用示波器、采样示波器、信号分析仪）。

这类示波器内部具有的时钟提取功能，能够显示眼图。

然而对于没有MASK的示波器，需要使用外接时钟实现触发。

信号完整性测试硬件电路测试中非常重要的一项是信号完整性测试，特别是对于高速信号，信号完整性测试尤为关键。

完整性的测试手段种类繁多，有频域，也有时域的，还有一些综合性的手段，比如误码测试。

不管是哪一种测试手段，都存在这样那样的局限性，它们都只是针对某些特定的场景或者应用而使用。

只有选择合适测试方法，才可以更好地评估产品特性。

本文将讲解常用的一些测试方法和使用的仪器。

一、波形测试使用示波器进行波形测试，这是信号完整性测试中最常用的评估方法。

主要测试波形幅度、边沿和毛刺等，通过测试波形的参数，可以看出幅度、边沿时间等是否满足器件接口电平的要求，有没有存在信号毛刺等。

波形测试也要遵循一些要求，比如选择合适的示波器、测试探头以及制作好测试附件，才能够得到准确的信号。

下图是DDR在不同端接电阻下的波形。

常见的示波器厂商有是德科技、泰克、力科、罗德与施瓦茨、鼎阳等等。

二、时序测试现在器件的工作速率越来越快，时序容限越来越小，时序问题导致产品不稳定是非常常见的，因此时序测试是非常必要的。

一般，信号的时序测试是测量建立时间和保持时间，也有的时候测试不同信号网络之间的偏移，或者测量不同电源网络的上电时序。

测试时序基本都是采用的示波器测试，通常需要至少两通道的示波器和两个示波器探头（或者同轴线缆）。

下图是测量的就是保持时间：三、眼图测试眼图测试是常用的测试手段，特别是对于有规范要求的接口，比如USB、Ethernet、PCIE、HDMI和光接口等。

测试眼图的设备主要是实时示波器或者采样示波器。

一般在示波器中配合以眼图模板就可以判断设计是否满足具体总线的要求。

下图是示波器测试的一个眼图：四、抖动测试抖动测试现在越来越受到重视，常见的都是采用示波器上的软件进行抖动测试，如是德科技示波器上的EZJIT。

通过软件处理，分离出各个分量，比如总体抖动（TJ）、随机抖动（RJ）和固有抖动（DJ）以及固有抖动中的各个分量。

对于这种测试，选择的示波器，长存储和高速采样是必要条件，比如2M以上的存储器，20GSa/s的采样速率。

功能: 信号完整性阶段:验证文档版本: A发布日期: 2009/06/24目录1. 目的 (4)2. 适用范围 (4)3. 测量设备 (4)4. 参考文件 (4)5. 注意事项 (4)6．测试项目 (5)7. 操作步骤 (6)※※修订履历※※1. 目的依照规格手册，介绍和规范在测量CLOCK信号时的操作。

2. 适用范围用于VTRON拼墙和IDB产品在做信号完整性量测时的应用。

3. 测量设备Tektronix TDS 3034 Qty=1 Tektronix P6139A Probe Qty=2 4. 参考文件4.1《TDS3034操作手册》4.2 相关测试点位组件的DATASHEET,线路图等。

5. 注意事项5.1 确认测试人员静电环接触良好5.2 在测量时应检查示波器是否运行正常5.3 检查信号连接是否正确，接地是否合理5.4 确定待测系统SUT 是否工作在预定的模式6．测试项目测试参数图示：图一 CLOCK7. 操作步骤6.1 操作前准备6.1.1 执行探头的校正或DSKEW(多通道),确认结果是PASS.6.2 测试流程6.2.1 按下电源开关，开始进入操作接口对于示波器操作接口和基本操作，參考《TDS3034操作手册》。

6.2.2 当完全进入操作接口时，按照测试规范，选择不同的测试探头，将被测信号接到相应的探头上。

6.2.3 让被测试单板进入测试模式:让系统处于工作状态,进行时钟信号测试,完毕后关机退出.所有项目测试参数参考图一所示，此处采用AT91RM9200举例说明，具体测试时依据对应CLOCK芯片规格参数测量。

6.3 信号分类测量6.3.1 CLOCK信号高电平。

在示波器触发菜单选中触发模式为下降沿触发，在AUTO 狀态下尽量向下调整触发电平，使之刚好能触发满足测试要求的相应的波形，调整好Scale，进行single 操作。

预先按下single 按钮，在信号输入端尽量靠近芯片管脚测试，量测结果如下图所示，通过在Measure 菜单选择最大值、最高值测量项对波形进行幅值测量。