信号完整性测试PPT课件

▪ 建立在实际环境的基础上
– 依赖于仪器/测试方法/测试环境
优点
▪ 真实反应信号真实运行环境，最真实 的结果
▪ 没有模型精度的限制
缺点
▪ 硬件成本高：必须在单板加工完成/器 件贴装后才能进行
▪ 设计风险高：如设计有问题，有可能 浪费我们研发时间和人力物力
▪ 不灵活：只能在特定的走线长度，速 率，特定的环境情况下进行测试
▪ 高速电路常见测试问题和调试技巧
▪ 衡量高速信号质量的重要手段和方法：眼图和抖动测试与分析
▪ 高速互连的阻抗测试与分析
3
2020/5/30
客户调查：您需要哪一项测试？
System test
(functional check; debug)
2
1
Test points
Tx output
Tx + -
Tx + Interconnect
– ANSOFT – HSPICE – CADENCE
▪ 建立在模型的基础上
– 器件厂家提供的IBIS模型/SPICE模 型/S参数等
– 自己建模得到的链路模型如过孔/传 输线模型等
优点
▪ 节约硬件成本：可以在设计前进行仿 真分析
▪ 降低设计风险
▪ 灵活：不同走线长度，不同速率，不 同环境情况下的分析
高速信号完整性测试和验证技术
1
2020/5/30
内容
▪ 信号完整性测试内容 ▪ 高速电路中的常见问题和测试技巧 ▪ 衡量高速信号质量的重要手段和方法：眼图和抖动测试与分析 ▪ 高速互连的阻抗测试与分析
2
2020/5/30
内容
▪ 信号完整性测试内容
–测试对于信号完整性设计的重要性 –阻抗的测试 –波形的测试 –时序的测试 –电源完整性的测试 –S参数或SPICE模型的建模工作 –均衡和预加重 –误码率的测试 –案例分析
17
2020/5/30
当前高速芯片接收端都使用了均衡
在发送端是一个 “OPEN”的眼睛
在接收端是一个“CLOSE” 的眼睛
Tx + +
path
--
++
--
path
++
path
--
怎么去测试这个眼图？
++
Rcv
EQUALIZER
--
▪ 我不想在这点去测试信号，因 为我想知道通道对信号的影响
▪ 但是如果我在这点进行测试… …我发现眼图是闭合的
14
2020/5/30
PI问题：测试
▪ 测试工具：示波器，50欧姆同轴电缆，50欧姆可焊接电缆，隔直板 ▪ 选择AC耦合，50欧姆输入阻抗测试全频段的噪声，之后选择1M欧姆输入
阻抗测试低频段噪声。同时通过FFT变换，知道频谱分布。
15
2020/5/30
链路建模的两种方法：仿真和测试
▪ 目前常用的高速电路仿真软件
整性、时序完整性、电源完整性的要求。
5
2020/5/30
测试能帮我们做些什么？
▪ 验证
–验证我们的硬件设计是否符合设计要求 –验证我们的信号质量是否达到设计要求：波形，时序，电源 –验证仿真结果和实测结果的一致性：波形，时序，电源 –验证模型的准确性
▪ 调试
–调试的目的：发现问题，解决问题 –问题是否是硬件设计的问题？ –问题是否是器件的原因：驱动能力？模型？ –问题是否是布局布线的问题：拓扑？端接？阻抗？走线长度？串扰？
缺点
▪ 受到模型准确度的限制，特别是链路 模型的精度
▪ 不能真实反应信号真实运行环境
16
2020/5/30
链路建模的两种方法：仿真和测试
▪ 目前常用的高速测试仪器
– 信号波形质量：实时示波器DPO70K/ 采样示波器DSA8200
– 信号时序关系：逻辑分析仪 TLA5K/TLA7K
– 频域测试：采样示波器DSA8200/实 时频谱仪
18
2020/5/30Fra bibliotek均衡和预加重的测试
软件实现均衡:
张开眼图进行显示 (示波 器作为接收端)
让设计人员看到接收端内 部的信号波形情况
我们可以使用80SJNB软件 分析均衡后的信号
针对已知PRBS码型自动获 得 Taps 值
19
2020/5/30
抖动、眼图和浴盆曲线
20
2020/5/30
path
Test point +
Test point
+
-
path
Test point
+
path
Test point
+
-
-
信号完整性内容
▪ 波形完整性（Waveform integrity） ▪ 时序完整性（Timing integrity） ▪ 电源完整性（Power integrity） ▪ 信号完整性分析的目的就是用最小的成本，最快的时间使产品达到波形完
9
2020/5/30
波形测试——模板测试
10
2020/5/30
时序测试
▪ 时序测试的内容：
–建立时间、保持时间测试 –走线长度测试 –抖动测试
▪ 时序不满足带来的问题
–建立时间和保持时间违规会带来数据读取上的问题比如误码等 –毛刺
11
2020/5/30
建立/保持时间
数据 时钟 数据 输出 时钟
3 Tx + +
+
+
Test point
Rcv
--
path
Tx + +
-+ +TestRpcvoint
-Tx + +
path path
-Test point
+ + Rcv
--
--
4
2020/5/30
Interconnect (by itself)
4 Test point +
Test point +
-
D
Q
CK
12
2020/5/30
输出
违反建立时间
数据 时钟
D
Q
CK
数据 输出 时钟
13
2020/5/30
?
建立 保持
输出
PI问题：引起的原因
▪ 电源分配系统设计主要包括电压调整模块、去耦电容和电源/地平面三 方面的设计。设计不当产生的后果是同步切换噪声（SSN），也被称为 同步切换输出（SSO）或电源/地弹噪声，主要是由封装和插座电感而引 起的。
6
2020/5/30
信号完整性在硬件不同阶段的工作
需求分析、方案选 择（define）
原理图设计阶段 （sch design）
SI测试 SI仿真
SI仿真
PCB设计阶段 （cadsi） SI仿真
调试、问题解决阶 段（debug）
SI测试 SI仿真
7
2020/5/30
阻抗测试
▪ 阻抗不连续带来的问题
–反射问题 –波形质量问题 –时序问题
▪ 阻抗测试的目的
–验证PCB走线阻抗控制 –验证CABLE阻抗控制 –查找阻抗不连续点（阻抗突变、断路、短路）
8
2020/5/30
波形测试
▪ 幅度、上升时间、下降时间、频率、周期、单调性、噪声、上冲下冲、 振铃等等
▪ 毛刺、矮波、宽度等 ▪ 抖动测试、眼图测试