当前位置：文档之家 › 第5章 存储器系统

第5章 存储器系统

  • 格式：ppt
  • 大小：840.50 KB
  • 文档页数：62

下载文档原格式

  / 62

合集下载

操作系统原理第5章 存储管理

操作系统原理第5章 存储管理

• ⑶最佳适应算法
• 最佳适应算法的空闲链是按空闲区从小到大顺序排 列。为进程选择分区时总是寻找其大小最接近进程 所要求的存储区域。所谓“最佳”是指每次为进程 分配内存时，总是把能满足要求、又是最小的空闲 分区分配给进程，避免“大材小用”。
• 因为每次分配后所切割下来的剩余部分总是最小的， 这样将加速碎片的形成。
• ①如果被回收空闲分区没有空闲伙伴分区，那么保留该分区为一 个独立的空闲分区，否则执行②；
• ②合并回收分区及其伙伴分区，从而得到一个尺寸（2I+1）更大的 回收空闲分区，转移到①；
一个伙伴系统内存分配与回收的例子
• 伙伴系统克服了固定分区和动态分区存储管理技术的缺陷。但是伙伴 系统存在一个问题，即内存空间需要不断地进行分裂和合并，频繁的 伙伴分区合并操作会浪费很多时间。
• ③内存分配原则，以页帧为单位来分配内存，将进程若干个逻辑上连续的 页面装入若干个离散的页帧中，由页表提供进程的页号到存储空间帧号的 映射。
5.2.4伙伴系统
• 其实现原理如下： • 一个伙伴系统内存的用户可用空间为2U。进程申请存储空间时，
系统总是为其分配大小为2I的一个空闲分区。其中S≤I≤U，2S是系 统允许的最小分区尺寸。在实际操作系统中，最小分区尺寸一般 为212。 • 如果进程申请的存储空间大小为K，且2I-1<K≤2I，则将整个2I大小的 分区分配给该进程；否则，该分区被分割成两个大小相等的伙伴 分区，大小为2I-1；再判断K是否满足条件：2I-2<K≤2I-1，若满足条件， 则将两个伙伴中的任何一个分配给该进程。否则，将其中一个伙 伴又分成两个大小相等的伙伴分区；此过程一直继续进行，直到 产生的分区满足条件I-J≥S并2I-J-1<K≤2I-J，将2I-J大小的分区分配给该 进程；当I-J-1<S时，系统不再分割成两个大小相等的伙伴分区，将 2S大小的分区分配给该进程。 • 当进程执行完毕，释放一个尺寸为2I的分区时，系统用下面的算法 回收该分区。

微机原理第五章 存储器

微机原理第五章 存储器
eg：要将6116SRAM放在8088CPU最低地址区域
（00000H~007FFH）
A11
CPU
A19
…
A0~A10
6116 CS
2）部分译码法 系统总线中的地址总线除片内地址外，部分高位地址（不是
全部高位地址）接到片外译码电路中参加译码，形成片选信号。 因此对应于存储芯片中的单元可有多个地址 。
（二）内存与CPU连接时的速度匹配
对CPU来说，读/写存储器的操作都有固定的时序（对8086 来说需要4个时钟周期），由此也就决定了对内存的存取速 度要求。
（三）内存容量的配置、地址分配 1. 内存容量配置
• CPU寻址能力（地址总线的条数） 软件的大小（对于通用计算机，这项不作为主要因素）
2. 区域的分配 RAM ROM 3. 数据组织 （按字节组织） 16位数据，低位字节在前，高位字节在后，存储器奇偶分体 （四）存储器芯片选择 根据微机系统对主存储器的容量和速度以及所存放程序的不同等 方面的要求来确定存储器芯片。它包括芯片型号和容量的选择。
24V
S
SiO2 G
D
字线
Vcc 位 线 输 出
P+ + + P+ N衬底
浮栅MOS
位
D
线
浮栅管
S
特点： 1）只读， 失电后信息不丢失 2）紫外线光照后，可擦除信息， 3）信息擦除可重新灌入新的信息（程序） 典型芯片（27XX） 2716（2K×8位），2764（8K ×8位）……
D0 D8
CE
址
线
存储体
启动
控制逻辑 控制线
读 写
数 据 CPU
电寄
路存
器数

五章存储器ppt课件

五章存储器ppt课件
CS 6116 WE ③ D7～ D0
A0～ A10
CS 6116 WE ④ D7～ D0
第5章 半导体存储器
部分译码法
第5章 半导体存储器
线选法
线选法是指高位地址线不经过译码，直接作为存 储芯片旳片选信号。
每根高位地址线接一块芯片，用低位地址线实现 片内寻址。
线选法旳优点是构造简朴，缺陷是地址空间挥霍 大，整个存储器地址空间不连续，而且因为部分 地址线未参加译码，还会出现地址重叠
第5章 半导体存储器
存储器容量扩充
位数扩充
A9～A0 片选
D7～D4 D3～D0
第5章 半导体存储器
A9～A0
CE
2114
A9～A0 CE 2114
（2） I/O4～I/O1
（1）
I/O4～I/O1
存储器容量扩充
单元数扩充
0000000001
译码器
A19～A10
0000000000
片选端
CE （1）
CS 6116 WE ④ D7～ D0
第5章 半导体存储器
全译码法
第5章 半导体存储器
部分译码法
部分译码法是将高位地址线中旳一部分（而不是 全部）进行译码，产生片选信号。
该措施常用于不需要全部地址空间旳寻址能力， 但采用线选法地址线又不够用旳情况。
采用部分译码法时，因为未参加译码旳高位地址 与存储器地址无关，所以存在地址重叠问题。
间 tRH :地址无效后数据应保持旳时间 tOH :OE*结束后数据应保持旳时间
第5章 半导体存储器
SRAM写时序
第5章 半导体存储器
SRAM写时序
TWC :写周期时间 tAW :地址有效到片选信号失效旳间隔时间 TWB :写信号撤消后地址应保持旳时间 TCW :片选信号有效宽度 TAS :地址有效到WE*最早有效时间 tWP :写信号有效时间 T时W间HZ :写信号有效到写入数据有效所允许旳最大 TDW :写信号结束之前写入数据有效旳最小时间 TDH :写信号结束之后写入数据应保持旳时间

微型计算机原理与组成-第5章 储存系统

微型计算机原理与组成-第5章 储存系统


· 读取CMOS-SRAM中的设备配置，确 定硬件运行环境。
· 系统引导、启动。


· 基本的输入输出控制程序。 · 存储一些重要的数据参数。 · 部分机器还含有硬化的部分操作系统。


ROM-BIOS一般为几十KB的容量，并 有逐渐加大的趋势，常为掩膜式ROM。 目前高档PC机已采用快速擦写存储器， 使ROM BIOS 的功能由软盘软件支撑升级。


5.4.5 页式虚拟存储器 页式虚拟存储器中的基本信息传送单 位为定长的页。


5.4.6 段页式虚拟存储器简介
段式虚拟存储器和页式虚拟存储器各有 其优缺点，段页式管理综合了两者的优点， 将存储空间仍按程序的逻辑模块分成段， 以保证每个模块的独立性及便于用户公用； 每段又分成若干个页。 页面大小与实存页相同，虚存和实存之 间的信息调度以页为基本传送单位。


2．CMOS-RAM 用于记录设备配置参数，如内存容量， 显示器类型，软硬磁盘类型及时钟信息等。 CMOS-RAM采用CMOS工艺制成，功耗很 少。


3．ROM-BIOS

ROM-BIOS用于存放基本的输入输出 系统程序，是操作系统驻留在内存中的最 基本部分，其主要用于以下几个方面。

· 开机后的自检。检测对象涉及计算机 系统的各主要功能部件包括CPU、ROM、 RAM、系统接口电路和键盘、软、硬磁 盘等外设。

5.1.1存储器的分类
1. 按存储介质分 按存储介质可以将存储器分为三种：半 导体存储器、磁表面存储器和光存储器。



2. 按存取方式分

按照存储器的存取可方式分为随机存取 （读写）存储器、只读存储器、顺序存取存 储器和直接存取存储器等。

微机原理第5章存储器

微机原理第5章存储器
26
A11
A6
Y地址译码器
A11 X
26
地址
译码
A6 器
数据输入
DIN
输入
缓冲器
R/W读写输入
CS片选择
存储单元矩阵 n个 NXM
（4096XI）
写入 读出
输入 缓冲器
典型存储器的组成框图
数据输出
DOUT
第二节：存储系统基本概念和性能指标
衡量存储器的技术指标
存 储 器 容 量
存 取 速 度
功
存 储 带 宽
第三节：存储系统的分类和原理
3.2.1 静态 RAM (SRAM)
典型的静态RAM芯片：6116（2KB×8位）、6264（8KB×8 位）、62256（32KB×8位）、628128（128KB×8位）等。
第三节：存储系统的分类和原理
3.2.2 动态 RAM (DRAM)
第三节：存储系统的分类和原理
到了晶体管计算机时期(1959～1964)，主存储器均采用磁心存储器，磁 鼓和磁盘开始用作主要的辅助存储器。不仅科学计算用计算机继续发展，而 且中、小型计算机，特别是廉价的小型数据处理用计算机开始大量生产。
1964年，在集成电路计算机发展的同时，计算机也进入了产品系列化的 发展时期。半导体存储器逐步取代了磁心存储器的主存储器地位，磁盘成了 不可缺少的辅助存储器，并且开始普遍采用虚拟存储技术。随着各种半导体 只读存储器和可改写的只读存储器的迅速发展，以及微程序技术的发展和应 用，计算机系统中开始出现固件子系统。
1） RAM也称读写存储器，对该存储器内部的任何一个存储单元，既可 以读出（取），也可以写入（存）；
2）存取用的时间与存储单元所在的物理地址无关； 3）主要用作主存，也可作为高速缓存使用； 通常说的内存容量均指

微机原理第5章存储器系统

微机原理第5章存储器系统
71
3. 工作方式
数ห้องสมุดไป่ตู้读出 字节写入：每一次BUSY正脉冲写
编程写入
入一个字节
自动页写入：每一次BUSY正脉冲写
入一页（1~ 32字节）
字节擦除：一次擦除一个字节 擦除
片擦除：一次擦除整片
72
4. EEPROM的应用
可通过编写程序实现对芯片的读写； 每写入一个字节都需判断READY / BUSY
主存储器 虚拟存储系统
磁盘存储器
8
Cache存储系统
对程序员是透明的 目标：
提高存储速度
Cache
主存储器
9
虚拟存储系统
对应用程序员是透明的。 目标：
扩大存储容量
主存储器
磁盘存储器
10
3. 主要性能指标
存储容量（S）（字节、千字节、兆字节等） 存取时间（T）（与系统命中率有关）
端的状态，仅当该端为高电平时才可写 入下一个字节。
P219例
73
四、闪速EEPROM
特点：
通过向内部控制寄存器写入命令的方法 来控制芯片的工作方式。
74
工作方式
数据读出
读单元内容 读内部状态寄存器内容 读芯片的厂家及器件标记
CAS：列地址选通信号。
地址总线上先送上行地址，后送上列地址，它们 分别在#RAS和#CAS有效期间被锁存在锁存器中。
WE：写允许信号
DIN： 数据输入
WE=0 WE=1
数据写入 数据读出
DOUT：数据输出
49
3. 2164在系统中的连接
与系统连接图
50
三、存储器扩展技术
51
1. 存储器扩展
1 A15 1 A14 1 A13

微机接口与汇编语言复习题(五)

第5 章存储器系统6-1半导体存储器分为哪两大类?随机存取存储器由哪几个部分组成?答:分为随机存取存储器(RAM)和只读存储器(ROM)两大类。

RAM由地址寄存器、译码驱动电路、存储体、读/写驱动电路、数据寄存器和控制逻辑6部分组成。

6-2简述RO M、PRO M、EPR O M、EE PROM在功能上各有何特点。

答:①ROM是只读存储器，使用时只能读出，不能写入，适用于保存不需要更改而经常读取的数据，通常使用的光盘就是这类存储器。

②P ROM属于一次可编程的ROM，通常使用时也只能读出，不能写入，通常使用的刻录光盘就属于此类存储器。

最初从工厂中制作完成的PROM内部并没有资料，用户可以用专用的编程器将自己的资料写入，但是这种机会只有一次，一旦写入后也无法修改，若是产生了错误，己写入的芯片只能报废。

③E P ROM属于可擦除R O M，但是用户需要使用专用的紫外线擦除器对其进行数据擦除，并使用专用的编程器对其重新写入数据。

④EEPROM是电可擦写R O M，也可以用专用的编程器对其进行擦写。

6-3存储器的地址译码有几种方式?各自的特点是什么?答:地址译码有3种方式:线选法、全译码法和部分译码法。

①线选法:使用地址总线的高位地址作为片选信号，低位地址实现片内寻址。

优点是结构简单，需要的硬件电路少，缺点是地址不连续，使用不方便，而且同一存储区的地址不唯一，造成地址空间浪费。

②全译码法:将地址总线中除片内地址以外的全部高位地址都接到译码器的输入端参与译码。

特点是每个存储单元的地址是唯一的，地址利用充分，缺点是译码电路复杂。

③部分译码法:将高位地址的部分地址线接到译码器参与译码，产生存储器的片选信号。

特点是各芯片的地址是连续的，但是地址不唯一，仍然存在地址的堆叠区。

6-4某RAM芯片的存储容量为1024x8位，其中几条地址线?几条数据线?若己知某RAM芯片引脚中有13条地址线，8条数据线，那么该芯片的存储容量是多少?答:其中有10条地址线，8条数据线。

微机原理和接口技术-5-2 存储系统

0110000000000000 1111111111111111
20
Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter5 存储器
例3 （1）解：如果ROM和RAM存储器芯片都采用 8K×1的芯片，试画出存储器与CPU的连接图。
MREQ# A15-0 R/W#
CPU
D7~D0
OE#
例2解
微机原理与接口技术---Chapter5 存储器
MREQ# A20-0 R/W#
CPU
D7~D0
OE#
A20-18
000
3-8译码器
001
010
A17-0
WE A CS
256K ×8
D
WE A CS
256K ×8
D
WE A CS
256K ×8
D
D7~D0
D7~D0
D7~D0
…
111
WE A CS
如果采用的字节编址方式，则需要20条地址线，因为220=1024K byte。
注：字编址方式时，每个32位字地址能够访问4个字节； 如果按照字节编址方式，则每个地址只对应一个字节， 因此所需的地址数是前者的4倍， 218* 4=220 ，即需要20条地址线）
13
Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter5 存储器
解：256K*8位SRAM芯片包含18根地址线 (1) 该存储器需要2048K/256K = 8片SRAM芯片； (2) 需要21条地址线， 因为221=2048K， 其中高3位经过译码器输出后用于芯片选择， 低18位作为每个存储器芯片的地址输入。 (3) 该存储器与CPU连接的结构图如下。

存储器


…
&
•缺点：浪费地址空间。
A11-A8 0 0 0 0 1 1 1 1 0 0 0 0 A7-A0 0-0 1-1 0-0 地址范围 7F000H7FFFFH FF000H-
1 1 1 1
1 1 1 1
1 1 1 1
1-1
FFFFFH
24
•以上为线性地址译码方式 •优点：电路简单。 •缺点：浪费地址空间。
27C256（32K*8),27C512，27C010(1M)27C020(2M),27C40(4M)
19
2 随机存储器RAM （Random Access Memory)
• • 6个MOS管组成的RS触发器，信息能够有效保存 静态RAM（SRAM）的方框图（以6116《2K*8》为例） •WE：写允许输入信号 A0—A10 CS SRAM D0—D7 CS WE
A0-A12
D0-D7
OE
•CE：片选信号
GND
CE
有效，地址信号有效
否则，未选中芯片
•PGM：编程位，低电平脉冲保留一定时间，则可编程写入。
•Vpp：编程电压，编程时为12.5V，平时为5V。
18
•ROM与80486CPU的连接
高位地 址线 M/IO D/C W/R 片选信号 产生电路 总线控 制逻辑 MRDC MEMR A0--A12 2764 D0--D7 • 27系列EPROM芯片： 2716（2K*8),2732（4K*8),2764（8K*8), 27C128(16K*8), CE OE
13
•DDR2、DDR3 •采用144Pin球形针脚的FBGA封装
14
•DDR2 SDRAM 参数示例：
2012年第一款DDR4 DRAM规格内存条已经开发， 并采用30nm级工艺制造了首批样品。频率最高有可 能高达4266MHz，电压则有可能降至1.1V乃至1.05V。

存储器系统设计

8 P2 8031 1Q~8Q A0~A7 A8~A14 27256 Q0~Q8 8

ALE
CE
OE
A0~A7 A8~A14 62256 D0~D7
CE
OE
G 373 1D~8D 8
P0
PSEN
WR
RD
系统的EPROM(27256)0000~7FFFH(管理仿真系统的程序)，系统的仿 真ROM和数据存储器为8000~FFFFH。当执行系统的管理程序时， 27256有效（尽管有效 PSEN ，但地址不对），62256无效，当执行自己 编的仿真程序时，系统转向62256中执行你输入的程序，当遇到MOVX
ALE
8
2764
2764
2764
P0
PSEN
P2.6 0 0 1 P2.5 0 1 0 /Y0 /Y1 /Y2 0 1 1 0000-1FFFH (8000H-9FFFH) 括号内 1 0 1 2000-3FFFH(A000H-BFFFH) 为重叠 1 1 0 4000-5FFFFH(C000H-DFFFH) 区！
74LS138的真值表
输出有效时，只有一个为低电平，其余为高电平，故用其来接被选的芯片时， 只有一个被选中。保持芯片之间地址的不重叠。（74LS139的介绍见书P158）
5.2.3 程序存储器扩展设计
(1)扩展16KB EPROM(线选法用单片机地址总线高位地址作为选择某 一存贮器的片选信号)。
;将最后一个字节数据取出 ;原始数据比较，陷入死循环！ ;最高位不同，再查！
地址 输出
指令 输入
PCL 输出
指令 输入
PCL 输出
P2口输出程序存储器的高8位地址PCH(A15~A8)，具有锁存功能。 P0口地址/数据复用线，在ALE上升为高电平时，P0口输出程序存储 器的低8位地址(A7~A0)，在ALE的下降沿，把A7~A0锁存到外部地 址锁存器中，得到地址信号，接着，P0口由输出变为输入，高8位地 址不变(低8位已锁存)，故已选定外部ROM的某一个地址，随即 PSEN 低电平有效，外部ROM通，对应地址单元中的指令字节出现在数据 总线上供CPU读取。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
A19 A17 A16 A15 A18 A14 A13
应用举例
•• •
& G1
G2A
&
G2B
C
B A
D0~D7 A0 ••• A12 WE OE
Y0 CS1
VCC
CS2
• 例5-1用存储芯片SRAM6116构成一个 4KB的存储器。要求其地址范围在 78000H~78FFFH之间。
分析： •6116为2K*8bit 的存储芯片
9
全地址译码例
• 所接芯片的地址范围
F0000H~F1FFFH
A19
A18
A17
A16
&
A15
A14
1
A13
6264 CS1
10
2）部分地址译码方式 只有部分高地址线参预译码，参加译
码的高位地址愈少，译码电路愈简单则 同一芯片所占的内存地址就愈多，这种 译码方式的译码器电路比较简单，但会 破坏地址空间的连续性并减少了总的地 址空间。
字扩展例
• 用两片64K×8位的SRAM芯片构成容量为128KB的存储器
数据总线DB
MEMW MEMR
&G
A19
G2A Y2
A18
G2B
A17
C B
Y3
A16
A
74LS138
D0～D7
OR WE 64Kx8
CS
A0～A15
D0～D7
MEMW OR MEMR WE 64Kx8
Y3 CS
A0～A15
地址总线AB
半导体 存储器
读写 存储器 RAM
只读 存储器 R0M
双极型 存取速度快；与MOS RAM相比
RAM
集成度低速，度功较耗快大几，十价—格几高百ns， 集成度较高，价格较便宜。
金属氧化物 （MOS）RAM
静态读写存储器（SRAM） 动态读写存储器（DRAM）
掩模工艺ROM
速度一较但快写几入十不—能几改百变n，s， 集成成度本很较高低，。价格低，需
8KB。
5
1、6264存储芯片的引线及其功能
•6264的外部结构
NC
封装及引脚
A4 A5
A6
A0～A12地址输入，213=8192=8K
A7 A8
D0～D7双向数据线
A9 A10
A11
CS1 CS2 片选信号
A12
I / O1
OE 读允许信号
I / O2
I / O3
WE 写允许信号
GND
两片芯片
字位扩展
• 根据内存容量及芯片容量确定所需存储芯 片数
• 进行位扩展以满足字长要求 • 进行字扩展以满足容量要求 • 若已有存储芯片的容量为L×K，要构成容
量为M ×N的存储器，需要的芯片数为： （M / L） ×（N / K）
38
• EPROM 由于对EPROM编程时，每写入一个字节都需要加50
ms宽的PGM脉冲电流，编程速度太慢，而且容量越大， 编程速度越慢。为此，Intel公司开发了一种新的编程 方法，比标准方法快5～6倍，按照这一新的编程思路， 人们开发了多种型号的EPROM编程器，所以，目前 对EPROM编程都使用专门的编程器。
A12~A0
CS1 CS2 WE
D7~D0
8
• 6264的工作过程
3、连接使用
芯片的选片信号是由高位地址和控制信号译码 形成的，由它们来决定芯片在内存的地址范围。 1）全地址译码方式
每一个存储单元唯一地占据内存空间的一 个地址。地址线全部参预了译码。
低位地址（A0—A12）经片内部译码可以决 定芯片内部的每一个单元，高位地址（A19— A13）利用译码器来决定将芯片放置在内存空 间的什么位置上。
位扩展 字扩展 字位扩展
位扩展
• 存储器的存储容量等于： 单元数×每单元的位数
字节数
字长
• 当构成内存的存储器芯片的字长小于内 存单元的字长时，就要进行位扩展，使 每个单元的字长满足要求
位扩展例
• 用8片2164A芯片构成64KB存储器
DB
D0
D1
D7
2164A 2164A A0~A7
AB
2164A
• 数据读出
RAS
工作过程
CAS
行地址
列地址
WE=1
DOUT
有效数据
2164的数据读出时序图
• 数据写入
RAS CAS
行地址 WE
DIN
列地址 有效写入数据
DRAM 2164的数据写入时序图
23
• 刷新 将存放于每位中的信息读出再照原样写入 原单元的过程——刷新
RAS
CAS=1
行地址
DRAM芯片的刷新时序图
第五章 存储器系统
1
5-1 概 述
一、存储器的分类 1、按工作性质分类 • 内部存储器 作用：用于存储当前运行所需要的程序和数据，
和CPU直接交换信息。 特点：容量小，工作速度高。 • 外部存储器 作用：用于存放当前不参加运行的程序和数据，
一般和内存交换信息。 特点：容量大，存取速度较慢。
2
2、半导体存储器的分类
字位扩展例
• 用32Kb芯片构成256KB的内存
需要8X8=64片
• 例5-5用2164构成容量为128KB的内存。
5.3 只读存储器（ROM）
一、可擦除可编程ROM（EPROM） •典型EPROM芯片实例
EPROM芯片有多种型号，常用的有：2716(2 K×8)、 2732 （4 K×8）、2764（8 K×8）、27128（16 K×8）、 27256（32 K×8）等。下面以2764（8 K×8）芯片为例说明EPROM的性能 和工作方式。
13
16
GN D
14
15
图 3-8
VCC(＋ 5V)
PWGEM NC
A8
A9 A11 OE 8K×8bit芯片 A10 13根地址线（A0 ~ A12）
CE 8位数据线（D0 ~ D7）
D7 D6 D5 D4
D3
输出允许信号（OE） 写允许信号（WE） 选片信号（CE） 状态输出端（READY/BUSY）
41
工作方式
• 数据读出 • 编程写入
字节写入：每一次BUSY=0写入一 个字节
自动页写入：每一次BUSY=0写入 一页（1~ 32字节）
• 擦除 字节擦除：一次擦除一个字节
片擦除：一次擦除整片
EEPROM的应用
• 可通过编写程序实现对芯片的读写，但 每写入一个字节都需判断READY/BUSY 端的状态，仅当该端为高电平时才可写 入下一个字节
39
二、 电可擦除可编程ROM（EEPROM） 特点： • 可在线编程写入 • 掉电后内容不丢失 • 电可擦除
40
EEPROM 98C64A
READVY/PBP USY 1
28
A12
2
27
A7
3
26
A6
4
25
A5
5
24
A4
6
23
A3
7
22
A2
8
21
A1
9
20
A0
10
19
D0
11
18
D1
12
17
D2
1
×
×
× 未选中(掉电)
高阻
×
0
×
× 未选中(掉电)
高阻
011
1
输出禁止
高阻
01
0
1
读
01
1
0
写
01
0
0
写
DOUT DIN DIN
2、6264工作过程 6264写操作时序：
在芯片的 A12~A0上加上要写入单元的地址； 使CS1和CS2同时有效； 在WE上加上有效的低电平，OE无效高电平。 在D7~D0上加上要写入的数据；
动态刷新。
可一次编程ROM 可写入一次
EPROM 可用紫外线擦除 可擦去PROM EEPROM 用电可擦除
3
二、存储器的主要性能指标 1、存储容量
存储单元 × 每个存储单元可存位数 例： 6264 SRAM 的存储容量为 8K × 8 bit 即 8K个字节。 NMC41257 的存储容量为256K ×1bit 即 32K个字节。
•地址范V围CC对A应8 的A存9W储/R空O间E 为A410KCBS，D所7 以D需6 D要52片D461D163
•采用全译码方式，使用1片74LS138
24 23 22 21 20 19 18 17 16 15 14 13
6116
1 2 P32054 5 6 7 8 9 10 11 12
15
A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0 D0 D1 D2 GND
11
部分地址译码例
• 两组地址： F0000H~F1FFFH B0000H~B1FFFH
A19
A17
A16
&
A15
A14
1
A13
6264 CS1
应用举例
• 将SRAM 6264芯片与系统连接，使其地 址范围为：38000H~39FFFH
• 使用74LS138译码器构成译码电路
D0~D7
A0
A12 MEMW MEMR
2、存取时间 3、可靠性 MTBF（平均故障间隔时间） 4、功耗 5、价格
4
5-2 随机存储器（RAM）
一、静态随机存储器（SRAM） 用途：主要用于小容量的存储系统中 典型芯片： 6116（2K×8bit ），6264（8K×8bit ）， 62256（32K×8bit ）等。 6264采用CMOS工艺制造，28引脚封装，容量为