低噪声放大器的设计-射频课程设计

射频低噪声放大器电路设计详解射频LNA 设计要求：低噪声放大器（LNA）作为射频信号传输链路的第一级，它的噪声系数特性决定了整个射频电路前端的噪声性能，因此作为高性能射频接收电路的第一级LNA 的设计必须满足：（1）较高的线性度以抑制干扰和防止灵敏度下降;（2）足够高的增益，使其可以抑制后续级模块的噪声;（3）与输入输出阻抗的匹配，通常为50Ω;（4）尽可能低的功耗，这是无线通信设备的发展趋势所要求的。

InducTIve-degenerate cascode 结构是射频LNA 设计中使用比较多的结构之一，因为这种结构能够增加LNA 的增益，降低噪声系数，同时增加输入级和输出级之间的隔离度，提高稳定性。

InducTIve-degenerate cascode 结构在输入级MOS 管的栅极和源极分别引入两个电感Lg 和Ls，通过选择适当的电感值，使得输入回路在电路的工作频率附近产生谐振，从而抵消掉输入阻抗的虚部。

由分析可知应用InducTIve-degenerate cascode 结构输入阻抗得到一个50Ω的实部，但是这个实部并不是真正的电阻，因而不会产生噪声，所以很适合作为射频LNA 的输入极。

高稳定度的LNAcascode 结构在射频LNA 设计中得到广泛应用，但是当工作频率较高时由于不能忽略MOS 管的寄生电容Cgd，因而使得整个电路的稳定特性变差。

对于单个晶体管可通过在其输入端串联一个小的电阻或在输出端并联一个大的电阻来提高稳定度，但是由于新增加的电阻将使噪声值变坏，因此这一技术不能用于低噪声放大器。

文献对cascode 结构提出了改进，在其中ZLoad=jwLout//（jwCout）-。

xxx研究生射频电路课程报告基于ADS的低噪放大器设计学生：xxx学号：xxx指导教师：xxx专业：电子与通信工程Xxxxxx二O一三年十一月目录 (1)1 引言 (2)1.1低噪声放大器设计理论 (2)1.2低噪声放大器设计步骤 (2)1.3本次设计主要性能指标 (2)1.4小结 (3)2 低噪声放大器设计 (4)2.1晶体管的选择和下载 (4)2.2直流分析 (4)2.3偏置电路的设计 (5)2.4稳定性分析 (6)2.5噪声系数圆和输入匹配 (8)2.6最大增益的输出匹配 (12)2.7匹配网络的实现 (14)2.8原理图仿真 (15)2.9小结 (15)1.1 低噪声放大器设计理论低噪声放大器的设计目标就是在选择适当的晶体管后，通过设计合适的输入输出匹配网络来达到极低的噪声系数的同时获得一定的增益，通常在设计中采用折中的方案来达到设计要求。

在LNA的设计中，需要考虑的最重要的几个因素如下：放大器的稳定性：设计射频放大器时，必须优先考虑电路稳定性。

稳定性是指放大器抑制环境变化维持正常工作特性的能力。

在设计中，绝对稳定系数K 必须大于1，放大器才能达到绝对稳定。

放大器的功率增益：对输入信号进行放大是放大器最重要的任务，因此在放大器的设计中增益指标的完成很是重要，而我们通常所说的增益主要指转换功率增益G。

放大器输入输出驻波比：驻波比反映了信源与晶体管及晶体管与负载之间的失配程度，所以设计时要求驻波比要保持在特定指标之下。

放大器的噪声：对放大器来说，噪声的存在对整个设计有重要影响，在低噪声的前提下对信号进行放大是对放大器的基本要求。

1.2 低噪声放大器设计步骤晶体管的选择、下载与安装；直流分析；偏置电路设计；稳定性分析；噪声系数圆和输入匹配；匹配网络的实现；原理图仿真。

1.3 本次设计主要性能指标中心频率fo=5.8GHz；带宽B=300MHz；增益G=15dB；噪声系数Nf小于等于3dB；Zin=Zout=50Ω。

高效低噪声射频放大器设计随着科技的发展和普及，现代人对于通信技术也有了更高的要求。

射频放大器是通信技术中非常重要的元器件，它承担着信号的放大和传输任务。

为了保证通信技术的高效稳定性，设计高效低噪声射频放大器已经成为研究者所关注的重点。

本文以高效低噪声射频放大器设计为主题，阐述了射频放大器工作原理、设计思路和优化方法等方面内容。

一、射频放大器工作原理射频放大器是将一定带宽的电信号进行放大的元器件。

根据增益系数的不同，又可分为低增益射频放大器、中等增益射频放大器和高增益射频放大器三类。

低增益射频放大器广泛应用在接收机中，中等增益射频放大器应用于本振、中频放大等电路，而高增益射频放大器则常用于驱动输出等级。

基于放大器原理，射频放大器一般由放大电路、滤波电路、稳定电路和整流电路等部分组成。

其中，放大电路是评估射频放大器性能的关键部分之一。

二、设计思路在射频放大器的设计中，设计思路非常重要。

设计思路具有指导性和概括性，可避免重复性工作和研究过程的冗余。

设计思路包括如下几个方面：（1）选择合适的放大器结构和器件。

对于低噪声放大器，应选择晶体管、场效应晶体管等器件，高功率放大器应该选择晶体管、静电复合晶体管等器件。

（2）提高射频放大器的增益。

增益是射频放大器最为重要的参数之一。

射频放大器的增益受到许多因素的影响，在设计中应该充分考虑电路参数对增益参数的影响，一般采用电容耦合、电感耦合、差动模式、共源共极等优化技术。

（3）提高射频放大器的线性度。

通信技术中要求射频放大器具有高的线性度，电路中采用线性化技术、负反馈技术、A级放大器等方式可提高线性度。

（4）选用合适的功率稳定电路。

功率稳定是射频放大器中一个非常重要的参数。

采用零稳态技术、瞬态保护、电流限制等稳定电路可充分保证射频放大器的工作性能稳定。

（5）选用合适的整流电路。

提高整流效率是射频放大器制作中的一个重要工作。

在设计时，要根据整流电路的差异，采用合适的元件、选择合适的工作方式等对整流效率进行优化。

射频前端设计中的低噪声放大器设计原则在射频前端设计中，低噪声放大器是至关重要的组成部分。

在设计低噪声放大器时，需要遵循一些原则以确保放大器的性能达到最佳状态。

首先，要选择合适的器件。

在设计低噪声放大器时，应选择高品质、低噪声的放大器器件。

常用的低噪声放大器器件包括场效应晶体管（FET）和双极晶体管（BJT）。

这些器件的噪声特性直接影响到整个放大器的性能，因此选择适当的器件至关重要。

其次，要注意电路匹配。

在低噪声放大器设计中，电路匹配是十分重要的。

通过进行合适的匹配，可以降低信号与噪声之间的干扰，从而提高放大器的性能。

电路匹配通常通过使用阻抗匹配网络来实现，确保输入与输出之间的阻抗匹配良好。

此外，要注意布局设计。

在低噪声放大器设计中，良好的布局设计可以有效地减少干扰和噪声。

应尽量减少电路路径长度，降低电路中的电感和电容，以减少信号与噪声之间的相互影响。

此外，应注意良好的接地设计，确保信号的良好接地，避免地线回流和干扰。

另外，要进行合适的偏置设计。

在低噪声放大器设计中，正确的偏置设计可以有效地提高放大器的性能。

合适的偏置电流可以提高放大器的线性度和稳定性，从而减少噪声的影响。

应根据所选用的器件类型和工作频率进行合适的偏置设计，以确保放大器性能的优化。

最后，要进行合适的仿真和测试。

在设计低噪声放大器时，应进行充分的仿真和测试，以验证电路设计的正确性和性能。

通过仿真可以提前发现潜在问题并进行调整，从而减少后期调试的时间和成本。

在实际测试中，应使用专业的测试设备和方法进行性能测试，确保放大器的性能达到设计要求。

综上所述，在设计射频前端中的低噪声放大器时，需要遵循一些设计原则，包括选择合适的器件、注意电路匹配、注意布局设计、进行合适的偏置设计以及进行充分的仿真和测试。

通过遵循这些原则，可以设计出性能优异的低噪声放大器，从而提高整个射频前端系统的性能和可靠性。

摘要近年来，以电池作为电源的电子产品得到广泛使用，迫切要求采用低电压的模拟电路来降低功耗，所以低电压、低功耗模拟电路设计技术正成为研究的热点。

本文主要讨论电感负反馈cascode-CMOS-LNA（共源共栅低噪声放大器）的噪声优化技术，同时也分析了噪声和输入同时匹配的SNIM技术。

以噪声参数方程为基础，列出了简单易懂的设计原理。

为了实现低电压、低噪声、高线性度的设计指标，在本文中使用了三种设计技术。

第一，本文以大量的篇幅推导出了一个理想化的噪声结论，并使用Matlab分析了基于功耗限制的噪声系数，取得最优化的晶体管尺寸。

第二，为了实现低电压设计，引用了一个折叠式的共源共栅结构低噪声放大器。

第三，通过线性度的理论分析并结合实验仿真的方法，得出了设计一个高线性度的最后方案。

另外，为了改善射频集成电路的器件参数选择的灵活性，在第四章中使用了一种差分结构。

所设计的电路用CHARTER公司0.25μm CMOS 工艺技术实现，并使用Cadence的spectre RF 工具进行仿真分析。

本文使用的差分电路结构只进行了电路级的仿真，而折叠式的共源共栅电路进行了电路级的仿真、版图设计、版图参数提取、电路版图一致性检查和后模拟，完成了整个低噪声放大器的设计流程。

折叠式低噪声放大器的仿真结果为：噪声系数NF为1.30dB，反射参数S11、S12、S22分别为-21.73dB、-30.62dB、-23.45dB，正向增益S21为14.27dB，1dB压缩点为-12.8dBm，三阶交调点IIP3 为0.58dBm。

整个电路工作在1V电源下，消耗的电流为8.19mA，总的功耗为8.19mW。

所有仿真的技术指标达到设计要求。

关键字：低噪声放大器；噪声系数；低电压、低功耗；共源共栅；噪声匹配ABSTRACTIn recent years, electronics with battery supply are widely used, which cries for adopting low voltage analog circuits to reduce power consumption, so low voltage, low power analog circuit design techniques are becoming research techniques for inductively degenerated cascode CMOS low-noise amplifiers (LNAs) with on-chip inductors. And it reviews and analyzes simultaneous noise and input matching techniques (SNIM). Based on the noise parameter equations, this paper provides clear understanding of the design principle. In order to achieve low-voltage, low noise, specifications, in this paper by three design technology. Firstly, using Matlab tool analyzes noise figure based on power-constrained, and obtain the optimum transistor size. Secondly, design a folded-cascode-type LNA to reduce the power supper. Third, through theoretical analysis of Linear and combine simulation methods, I obtain a final design of a the other side, in order to improve the radio frequency integrated circuit device parameters of flexibility, this paper presents a difference in the structure in the fourth chapter. The proposed circuit design is realized using csm25RF 0.25μm CMOS technology, simulated with Cadence specter RF.Based on csm25RF 0.25μm CMOS technology, the resulting differential LNA achieves 1.32dB noise figure, -20.65dB S11, -24dB S22, -30.27 S12, 14 dB S21. The LNA's 1-dB compression point is -13.3dBm, and IIP3 is -0.79dBm, with the core circuit consuming 8.1mA from a 1V power supply.Key words：low-noise amplifier (LNA)；noise figure；low voltage low power；cascode；noise matching目录第一章绪论 (1)1.1课题背景 (1)1.2研究现状及存在的问题 (2)1.3本论文主要工作 (3)1.4论文内容安排 (3)第二章射频电路噪声理论和线性度分析 (4)2.1噪声理论 (4)2.1.1 噪声的表示方法 (4)2.1.2 本文研究的器件噪声类型 (5)2.1.2.1 热噪声 (5)2.1.2.2 MOS噪声模型 (6)2.1.3 两端口网络噪声理论 (7)2.1.4 多级及联网络噪声系数计算 (9)2.2MOSFET两端口网络噪声参数的理论分析 (10)2.3降低噪声系数的一般措施 (13)2.4MOS LNA线性度分析 (14)2.4.1 1dB压缩点 (14)2.4.2 三阶输入交调点IIP3 (16)2.4.3 多级及联网络线性度表示方法（起最重要作用的线性级） (17)2.5小结 (18)第三章 CMOS低噪声放大器的设计理论推导 (20)3.1LNA设计指标 (20)3.1.1 噪声系数 (20)3.1.2 增益 (20)3.1.3 线性度 (20)3.1.4 输入输出匹配 (21)3.1.5 输入输出隔离 (21)3.1.6 电路功耗 (21)3.1.7 稳定性 (21)3.2CMOS LNA拓扑结构分析 (21)3.2.1 基本结构及比较 (21)3.2.2 源极去耦与噪声、输入同时匹配(SNIM)的设计 (22)3.2.3 共源共栅电路结构（cascode） (27)3.2.4 功率限制的单端分析—获得最佳化的宽长比 (29)3.3其它改进型电路比较 (31)3.4偏置电路的设计 (33)3.5 CASCODE设计结论 (34)第四章 2.4GHZ LNA电路设计 (35)4.1工艺库的元器件 (35)4.2差分CASCODE电路 (35)4.2.1 差分电路的设计 (35)4.2.2 差分电路的电路极仿真 (37)4.3单端CASCODE电路 (39)4.3.1 单端电路的设计 (39)4.3.2 单端电路的电路级仿真 (42)4.3.3 单端电路的版图设计、提取及后模拟 (45)4.4电路级仿真和后模拟仿真总结 (48)4.5与其它电路的比较 (49)结束语 (50)致谢 (51)参考文献 (52)附录A 二端口网络的噪声理论补充 (53)附录B S参数与反射系数 (55)B.1双端口网络S参数 (55)B.2反射系数与S参数的关系 (56)B.3其它参数与S参数的关系 (57)附录C 电感源极负反馈共源电路噪声推导 (58)附录D MATLAB程序 (62)第一章绪论1.1 课题背景在最近的十多年来，迅猛发展的射频无线通信技术被广泛地应用于当今社会的各个领域中，如：高速语音来，第3代移动通信(3G)、高速无线互联网、Bluetooth以及利用MPEG标准实现无线视频图像传输的卫星电视服务等技术是日新月异，无线通讯技术得到了飞速发展，预计到2010年，无线通信用户将达到10亿人[1]，并超过有线通信用户。